Jaki jest powód, dla którego większość układów scalonych (np. MCU) ma wiele styków (A / D) GND i (A) VCC?
Jeśli ma to na celu zwiększenie wydajności układu scalonego, w jaki sposób pomaga ono w osiągnięciu? czy projektantowi układów scalonych łatwiej jest podłączyć zewnętrzne styki?
niektóre ślady układów scalonych mają połączenie GND w obudowie, jak to pomaga? Czy poprawiłoby to działanie układu scalonego, jeśli narysuję GND pod obudową, nawet jeśli nie jest to wymagane?
Przychodzą mi na myśl trzy powody:
1) Spójrz na to zbliżenie wnętrzności mikrokontrolera.
Dużo się tam dzieje. I każda część tej kości potrzebuje mocy. Moc pochodząca z jednego pinu prawdopodobnie będzie musiała się zepchnąć, aby zabrać wiele rzeczy, aby dostać się do każdej części urządzenia. Wiele linii energetycznych daje urządzeniu wiele możliwości poboru mocy, co zapobiega takiemu spadkowi napięcia podczas zdarzeń wysokoprądowych.
2) Czasami różne piny zasilające zasilają określone urządzenia peryferyjne w układzie. Odbywa się to, gdy niektóre urządzenia peryferyjne potrzebują możliwie czystego źródła zasilania, aby działać poprawnie. Jeśli urządzenia peryferyjne korzystają z zasilacza wykorzystywanego przez resztę układu, mogą być narażone na zakłócenia na linii i spadki napięcia. Przykładem jest analogowy zasilacz. Zauważyłeś, że to typowe, że widzisz pin AVCC na MCU. Ten pin jest dedykowanym zasilaniem tylko dla analogowych urządzeń peryferyjnych w układzie. Naprawdę jest to tylko rozszerzenie nr 1 powyżej.
3) MCU nierzadko zasila swój rdzeń przy jednym napięciu, ale obsługuje urządzenia peryferyjne przy drugim. Na przykład układ ARM, z którym ostatnio pracowałem, wykorzystał 1,8 V. Jednak styki wyjściowe zasilałyby napięcie 3,3 V przy wysokim napięciu. Dlatego układ wymagał zasilania 1,8 V i osobnego zasilania 3,3 V.
Najważniejszą rzeczą do zapamiętania jest to, że wszystkie te piny zasilające są absolutnie niezbędne do podłączenia . Nie są opcjonalne, nawet podczas prac programistycznych.
Jeśli chodzi o dolną podkładkę na chipie, ma ona dodatkowe pochłanianie ciepła. Projektant układu postanowił, że obudowa i styki układu mogą nie odprowadzać wystarczająco ciepła od krzemu. Dodatkowa podkładka na dole działa jak radiator, pomagając obniżyć temperaturę. Jeśli oczekuje się, że część będzie musiała rozproszyć dużo ciepła, warto mieć duży wlew miedzi, aby lutować tę podkładkę.
Istnieją trzy główne powody, dla których wymagane są liczne styki zasilania i uziemienia.
Impedancja. Żetony mogą pobierać dużo prądu. Szczególnie układy CMOS (w zasadzie każdy nowoczesny cyfrowy układ scalony) pobierają ogromne ilości prądu przez bardzo krótkie okresy czasu w każdym cyklu zegara. Każda impedancja (w tym przypadku rezystancja lub indukcyjność) w przyłączu zasilania spowoduje zmiany napięcia lub spadek napięcia w sieci dystrybucji mocy układu. Może to powodować problemy z niezawodnym działaniem. Dlatego też stosuje się kondensatory obejściowe; Zapobiegają wpływaniu tych nieustalonych impulsów na inne elementy na płycie poprzez szyny zasilające, zapewniając ścieżkę powrotną dla prądów o wysokiej częstotliwości bardzo blisko układu. Duże układy faktycznie umieszczają kondensatory obejściowe bezpośrednio na opakowaniu. Jeśli spojrzysz na nowoczesny procesor, wokół matrycy chipowej i / lub na spodzie widać kondensatory obejściowe przylutowane do opakowania, jeśli w wyprowadzeniu znajduje się otwór. Najlepszym miejscem do ich umieszczenia byłaby sama matryca, ale kondensatory zajmują dużo krzemu, dlatego jest to zbyt kosztowne, aby w większości przypadków było to możliwe. Oddzielne styki zasilania analogowego służą do zapobiegania wpływowi szumu przełączającego z części cyfrowej układu na wpływ analogowej części zasilania poprzez impedancję styku i / lub drutu łączącego. Wiele styków zasilających jest również wymaganych w przypadku układów zużywających bardzo duże ilości prądu. Nowoczesny mikroprocesor może zużywać około 100 A przy około 1 woltach. Rezystancja przewodów zasilających musi być bardzo niska, w przeciwnym razie nastąpi utrata bardzo dużej ilości ciepła.
Wiele wymagań dotyczących napięcia. Czasami różne części układu działają przy różnych napięciach. Klasycznym przykładem jest rdzeń niskiego napięcia i We / Wy wysokiego napięcia. Rdzeń wykorzystuje niższe napięcie w celu zmniejszenia zużycia energii (zużycie energii w CMOS jest mniej więcej proporcjonalne do częstotliwości i kwadratu napięcia, więc jeśli możesz obniżyć napięcie o 30 procent, możesz uzyskać 50 procent zmniejszenie mocy) podczas gdy I / O pracuje przy wyższym napięciu, aby lepiej łączyć się z zewnętrznymi obwodami. Czasami napięcie rdzenia jest nawet zmienne. Odbywa się to w technice optymalizacji mocy zwanej dynamicznym skalowaniem napięcia i częstotliwości (DVFS). Wraz ze zmianami obciążenia oprogramowania na chipie będzie on nakazał zmianę częstotliwości i napięcia w celu oszczędzania energii. Gdy częstotliwość jest obniżana, napięcie można również obniżyć, aby osiągnąć „
Wymagania dotyczące integralności sygnału. W nowoczesnych układach sygnały na pinach mogą się bardzo szybko zmieniać. Prąd wymagany przez te przejścia wymaga ścieżki powrotnej przez bolec zasilający lub uziemiający. Jeśli ten pin jest daleko, kończy się tworzeniem dość dużej pętli indukcyjnej, która nie tylko wpływa na pin zasilania / uziemienia i pin sygnałowy, ale także na inne piny w pętli z powodu pola magnetycznego. Powoduje to przesłuch, w którym jeden sygnał wpływa na sąsiednie sygnały. Układy scalone muszą być zaprojektowane nie tylko z wystarczającą mocą i kołkami uziemiającymi, aby zapewnić zasilanie, ale także z kołkami w rozsądnych miejscach, aby zmniejszyć przesłuch.
Xilinx stworzył szczególny schemat pinów mocy i uziemienia zwany rzadkim szewronem. Chodzi o to, aby stworzyć trzpień zasilania i styki uziemiające, które umieszczają ścieżki powrotne jak najbliżej wszystkich styków we / wy, nie wymagając przy tym szalonej liczby styków zasilania i uziemienia. Poniższy rysunek przedstawia wszystkie styki zasilania i uziemienia w Virtex 4 FPGA w pakiecie BGA z 1513 pinami.
Wysokie stężenie Vccint i pinów uziemiających w środku dostarcza napięcie rdzenia do rzeczywistej matrycy FPGA. FPGA może pobierać do 30 lub 40 amperów przy napięciu 1,2 V. Wymagana jest duża liczba pinów, aby zapewnić ścieżkę o niskiej impedancji dla wysokiego prądu zasilania do programowalnego układu logicznego. Piny Vccaux zasilają niektóre obwody pomocnicze, w tym interfejs JTAG. Wzorzec Vcco i pinów uziemienia zasila banki we / wy. Zapewniają również ścieżki powrotne dla rzeczywistych sygnałów we / wy. Każdy pin we / wy sąsiaduje z co najmniej jednym pinem zasilania lub uziemienia, minimalizując indukcyjność, a tym samym generowany przesłuch.
Niektóre układy FPGA zawierają również szybkie transceivery, które mogą osiągać prędkość nawet 28 gigabitów na sekundę. Szybkie serializatory i deserializatory są w zasadzie bardzo szybkimi obwodami analogowymi (jeden osiąga wystarczająco wysoką prędkość, nic nie jest już tak naprawdę cyfrowe), więc potrzebują dedykowanych materiałów eksploatacyjnych. Zasadniczo są one dostarczane z oddzielnymi liniowymi regulatorami, aby zapewnić, że ten czuły obwód działa poprawnie i aby zapewnić, że transjenty o wartości wielu GHz nie wpływają negatywnie na nic innego.
Przyczyną oddzielnego analogowego i cyfrowego VCC i uziemienia jest oddzielenie i utrzymanie szyn w czystości. Wejścia analogowe są wrażliwe na szum cyfrowy.
Przyczyną wielu zewnętrznych przyczyn może być wydajność wewnętrznego okablowania. Czasami nie jest praktyczne trasowanie gruntu wewnętrznie na waflu IC. Ale innym powodem jest rozpraszanie ciepła. Zastosowano wiele styków uziemienia, w tym połączenia GND pod obudową, w celu zapewnienia większej przewodności cieplnej na płytce drukowanej, do której podłączony jest układ scalony.
Również ciągnięcie dużej ilości prądu może być niepraktyczne na jednym sworzniu. Pomyśl o oporności: te przewody są bardzo cienkie i nie mogą przewodzić dużego prądu.
Zatem bardziej złożony µC rozkłada swoje obciążenie na wiele pinów. Jest to również często powód, dla którego kable przenoszą dwie lub więcej linii zasilanych, np. Power-over-Ethernet.
źródło