W Altium Designer 14.3 próbuję połączyć dwie szyny 16-bitowe w szynę 32-bitową, przy czym jedna z szyn wejściowych staje się dolną 16-bitową, a druga górną 16-bitową szyną wyjściową. Poniżej znajduje się obraz, jeśli moja próba metody.
Kiedy próbuję skompilować i dokument pojawia się następujący błąd: Duplicate Net Names Bus Slice \Y[31..0]. Rozumiem, jak Altium myśli, że próbuję na nowo zdefiniować \Ysieć, ale nie widzę lepszego sposobu na połączenie dwóch autobusów razem niż zerwanie wszystkich pinów oddzielnych dwóch autobusów i połączenie ich ze sobą. Tak zrobiłbym projekt, gdyby był to schemat FPGA HDL.
Jak mam to zrobić?
schematics
altium
bus
sekretformula
źródło
źródło
Odpowiedzi:
Natknąłem się na ten sam problem i rozwiązałem go, zmieniając lokalną nazwę sieciową w podsieci, aby nie pasowała do nazwy portu. Poniżej znajduje się przykład tego, co zrobiłem:
źródło