Na przykład:
Mówi się, że akceptuje więcej niż 1 kV między kolektorem a emiterem. Jest dostarczany w pakiecie SOT-223 (3 piny plus zakładka). Czy przy wytrzymałości dielektrycznej 1 kV / mm dla wilgotnego powietrza nie może pojawić się łuk między elektrodami?
A może musisz zamknąć paczkę w kleju lub innym materiale o większej wytrzymałości dielektrycznej niż powietrze?
transistors
high-voltage
arc
JulienFr
źródło
źródło
Odpowiedzi:
Hmm, wydaje się ciasno. Rozstaw pinów wynosi 2,3 mm, a maksymalna szerokość pinów wynosi 0,85 mm, pozostawiając minimalną przestrzeń między pinami 1,45 mm. Tranzystor jest określony dla 1,4 kV CE, które są na sąsiednich pinach, więc to tylko około 1 kV / mm. Jak już powiedziałem, wydaje się to ciasne i musisz być ostrożny w projektowaniu śladu PCB, aby nie pogorszyć tego.
Zwykle robię pady PCB trochę szersze niż szpilki, ale w tym przypadku nie zrobiłbym tego. Nawet jeśli pady będą miały taką samą szerokość jak kołki, to każdy błąd wyrównania wycina się w odstępach.
Ogólnie wolałbym większy pakiet z większą przestrzenią między pinami, aby uzyskać nieco poniżej 1 kV / mm.
źródło
Tak, zwykle stosuje się mieszankę do uszczelnienia pinów po zamontowaniu. Nawet w przypadku znacznie większych odstępów jest to zwykle wykonywane, ponieważ przewody często mają ostre rogi (bardziej podatne na wyładowania koronowe i awarie). Rutynowo dodajemy coś w rodzaju Corona Dope do nawet dość dużych komponentów (przekaźników WN itp.), Gdy napięcie wzrośnie i przekroczy 1kV. Zapewnia to ochronę rzędu ~ 145kV / mm i tłumi zarówno łuki, jak i wyładowania koronowe . Z pewnością Corona Dope nie jest oczywiście najbardziej odpowiednim związkiem do tej części - to tylko przykład. W każdym razie w systemie, który obsługiwałby urządzenie do maksymalnej wartości 1,4 kV, wymagana byłaby zgodna powłoka izolacyjna.
Bardziej niepokojąca byłaby sama płytka drukowana i ślady / pady - chip jest zbyt ciasny dla standardowych materiałów PCB niskonapięciowych i standardów projektowych (tj .: płyta wykonana z materiałów określonych przez IPC). Na przykład specyfikacje IPC2221A wskazują minimalny odstęp dla trwale powlekanych przewodów zewnętrznych (tj. Odprowadzenia wiórów - zakładając, że są powlekane jak wyżej), ponieważ:
Nawet wewnętrzne ślady płyty musiałyby być bardziej oddalone (2,5 mm, według podobnych obliczeń) niż pozwala chip. Inne uwagi na temat obwodów drukowanych o średnim lub wysokim napięciu to kształt padów i śladów - często muszą one być zaokrąglone, co eliminuje ostre rogi, w których ślady zmieniają kierunek, i używa zaokrąglonych prostokątnych padów zamiast ostrych rogów kwadratów.
Tak więc, oprócz konieczności powlekania przewodów komponentu związkiem izolacyjnym po zamontowaniu, standardowa płytka drukowana przeznaczona do obwodów niskiego napięcia nie byłaby odpowiednia dla tego elementu przy maksymalnej wartości znamionowej. Dlatego należy go zamontować na płycie specjalnie zaprojektowanej do zastosowań średniego napięcia (zwykle ~ 600-3000 V).
źródło
Nie jest jasne, jaka jest rzeczywista minimalna odległość między kolektorem a pozostałymi pinami, ale wydaje się, że jest nieco większa niż 1 mm. Prawdopodobnie w szczelnej obudowie z suchym powietrzem, która wystarczyłaby (zakładając, że ktoś użyłby jej w pobliżu maksymalnej wartości znamionowej!). Inną możliwością jest zastosowanie powłoki konformalnej .
ALE fakt, że tranzystor poradzi sobie z tym napięciem, nie oznacza, że MUSISZ go obsługiwać do tego napięcia. Jeśli pracujesz na przykład na 600 V, miałbyś znaczny margines, zanim tranzystor się zepsuje. W niektórych sytuacjach może to być miłe.
źródło
Podstawowymi uwarunkowaniami wysokiego napięcia są prześwit i pełzanie w warstwie fizycznej. Prześwit jest najkrótszą drogą między interesującymi punktami, a zwykle stosowanym standardem jest IPC-2221A. Pełzanie jest najkrótszą ścieżką elektryczną na płytce drukowanej. Jeśli którakolwiek z tych odległości jest mniejsza niż w powyższym odnośniku, to jak można się domyślić, wymagany jest związek o lepszych właściwościach izolacyjnych. Powyższe odniesienie podaje wartości dla odpowiednio powlekanych i niepowlekanych płyt dla warstw powierzchniowych. Istnieje wiele rozwiązań tego problemu. To prosta odpowiedź na Twoje pytanie. Wysokie napięcie ma wiele innych kwestii, które należy wziąć pod uwagę.
źródło