Dlaczego bramy NAND są tanie?

W moich cyfrowych laboratoriach i wykładach elektronicznych mówi się nam, aby robić rzeczy z bram NAND, ponieważ są one najtańszą dostępną bramą do kupienia. Dlaczego to? Dlaczego bramka OR / AND nie jest najtańsza?

Bramy NAND są tanie, ponieważ jest ich tak wiele z lat 80.

Poważnie jednak, bramka NAND dotyczy najprostszej bramki logicznej. Można to traktować jako falownik z wieloma wejściami. Pod względem elektrycznym dokładnie takie są bramy TTL NAND. Każde wejście jest tylko kolejnym emiterem dodanym do tranzystora wejściowego. Reszta obwodu to tylko falownik. W CMOS jest inaczej, ale bramka NAND jest nadal bardzo prosta.

Ponieważ układy wymagają niewielu tranzystorów, mogą być małe, co pozwala na ich dużą liczbę na krzemowy wafel, co czyni je tanimi.

Jednym z powodów, o których można powiedzieć, jest to, że w obwodach CMOS bramka NAND jest zarówno mniejsza, pod względem obszaru, jak i szybsza niż bramka NOR, podczas gdy bramki AND i OR wymagają wyraźnego obwodu falownika o wielkości porównywalnej do NAND / ANI. Tak więc w CMOS NAND jest nieco tańszy.

Nie jest to prawdą w przypadku nMOS (jest na odwrót) i na pewno nie dotyczy to bram pakowanych, takich jak seria 74x - koszt powierzchni jest całkowicie niższy od kosztu opakowania i innych kosztów ogólnych.

Odniesienie: Projekt VLSI autorstwa Petera Robinsona , s. 14, „W bramie CMOS bramka NAND ma lepszą charakterystykę prędkości i powierzchni niż bramka NOR”.

Odniesienie 2: tutaj , sparafrazowane: „W CMOS bramka NOR ma dwa pMOS połączone szeregowo, co czyni ją wolniejszą z powodu słabej ruchliwości otworów”.

Z bramek NAND (lub NOR) można zbudować dowolną funkcję logiczną, nawet kompletne systemy. Bramki OR i AND kosztują mniej więcej tyle samo co NAND, ale potrzebujesz również falowników. 1000 bramek NAND będzie tańszych niż połączenie OR, AND i falowników.

Z tego powodu Seymour Cray budował swoje superkomputery Cray z bram ECL NOR.

Kilka punktów jeszcze nie wymienionych:

1. W logice TTL, która kiedyś była „normalna”, zanim logika oparta na MOS całkowicie przejęła, dwuwejściowa bramka NAND wymaga czterech tranzystorów, z których jeden ma dwa emitery; dwuwejściowa bramka NOR wymagałaby sześciu tranzystorów (każdy z jednym emiterem). Mówiąc bardziej ogólnie, bramka NAND na wejściu N wymagałaby czterech tranzystorów, z których jeden ma N emiterów; brama NOR wejściowa N wymagałaby tranzystorów 2N + 2.
2. W logice NMOS bramka N-wejściowa, bez względu na to, czy NAND, NOR, czy też ich kombinacja (z jedną tylko inwersją na końcu) wymagałaby N tranzystorów i jednego rezystora. W NMOS bramki NOR są nieco szybsze niż bramki NAND.
3. W logice CMOS bramka N-wejściowa, bez względu na to, czy NAND, NOR, czy też ich kombinacja (z jedną tylko inwersją na końcu) na ogół wymagałaby N tranzystorów PMOS i N tranzystorów NMOS. Bramka NAND będzie nieco szybsza, aby wydać „wysoką” wartość niż bramka NOR, przy czym różnica staje się bardziej wyraźna wraz ze wzrostem liczby danych wejściowych. Bramka NOR będzie jednak nieco szybsza, aby wyprowadzić sygnał „niski” niż bramka NAND. Ponieważ technologia CMOS jest, przy czym wszystkie inne są równe, nieco wolniejsze w wysyłaniu wysokich sygnałów niż niskie, bramka NAND może mieć nieco bardziej „zbalansowane” czasy wyjściowe.
4. W większości konstrukcji CPLD podstawowy blok logiczny składa się z szeregu bramek NAND z wieloma wejściami (gdzie wejścia mogą być podłączone lub odłączone), których wyjścia sterują wiązką bramek z wieloma wejściami NAND. Zauważ, że dokumentacja ogólnie pokazuje kilka „AND” kierujących wieloma „OR”, ale NAND sterujące NAND dają takie samo zachowanie jak AND sterujące OR, ale z mniejszą liczbą inwersji, ponieważ brama NAND jest nie tylko AND z odwróconym wyjściem, ale zachowuje się tak samo jak OR z odwróconym wejściem. Syn bierze AND i OR, odwraca dane wyjściowe AND i wejścia OR (co można zrobić, ponieważ dwie inwersje anulują), a jeden zostaje z NAND sterującymi NAND.

Każdy układ logiczny, który nie wymaga logiki trójstanowej lub optymalnej prędkości, może być w pełni zaimplementowany z bramkami NAND. Nie oznacza to, że bramki NAND są zawsze najbardziej praktycznym sposobem wdrażania rzeczy. Na przykład wyłączność lub bramka wymagałaby zbudowania czterech bramek NAND z dwoma wejściami, reprezentujących w sumie szesnaście tranzystorów w CMOS. Jeśli jednak zbuduje się wyłączną bramkę CMOS bezpośrednio z tranzystorów, zadanie można wykonać za pomocą ośmiu.

Wydaje mi się, że pamiętam naturalną inwersję. Tak więc bramka AND potrzebowałaby dodatkowego falownika, ale NAND nie. Albo mogę się mylić ...

Bramy NAND są nie tylko proste, ale mogą być stosowane zamiast wszystkich innych bram, dlatego też, gdy firmy kupują luzem, kupują tylko bramy NAND, ponieważ mogą być używane do wszystkiego. Oszczędza to miejsce do przechowywania i jest tańsze luzem. Dlatego producenci podążają za trendem - większy popyt pozwala im obniżyć cenę, aby zwiększyć przyszłe zyski.