Objaśnienie rezystora podciągającego

Jestem całkiem nowy w elektronice i trudno mi zrozumieć zasadę „rezystora podciągającego”. Przeczytałem o tym wiele artykułów i myślę, że je mam, ale nie jestem w 100% pewien, więc mam pytanie. W tym artykule po pierwszym obrazie napisano:

Po naciśnięciu przycisku chwilowego łączy on pin we / wy z Vcc, a mikrokontroler rejestruje wejście jako wysokie.

Ale nie rozumiem. Gdzie jest VCC? Z tego, co widzę, na tym schemacie nie ma źródła zasilania, tylko mikrokontroler podłączony do przycisku, który jest podłączony do uziemienia, więc w jaki sposób może być jakieś napięcie w tym obwodzie?

Artykuł wydaje się dość mylący: tekst i liczby nie pasują do siebie. Spróbuję przedstawić tutaj te same trzy schematy, co, mam nadzieję, bardziej dopasowane wyjaśnienie.

Załóżmy, że U1 to mikrokontroler, a P1 to styk we / wy skonfigurowany jako wejście. (To może być jakakolwiek bramka logiczna.) Inne połączenia z U1 nie są tak istotne, więc nie są pokazane, ale zakładamy, że ma połączenia zasilania i inne potrzeby.

(1) Jeśli przycisk zostanie naciśnięty, port P1 jest podłączony do uziemienia i wykrywa niski poziom logiczny. Ale kiedy przycisk zostanie zwolniony, port nie jest nigdzie podłączony, ale pływa . Nie ma określonego napięcia, więc nawet niewielki szum może spowodować przełączenie wejścia cyfrowego z jednej wartości na drugą. Może również oscylować i powodować zwiększone zużycie energii. Niedobrze.

(2) Teraz, gdy przycisk nie zostanie naciśnięty, port wyczuje wysoki poziom, ponieważ jest podłączony bezpośrednio do Vcc. Ale jeśli przycisk zostanie naciśnięty, Vcc jest zwarte do masy, a źródło zasilania prawdopodobnie pali się i umiera. Nawet gorzej.

(3) Tutaj, jeśli przycisk nie zostanie naciśnięty, port ponownie wyczuje wysoki poziom logiczny: jest wciągnięty wysoko przez rezystor. (Brak rezystancji napięcia na rezystorze, ponieważ impedancja wejścia cyfrowego jest bardzo wysoka, a zatem prąd do portu wynosi około zero).

Po naciśnięciu przycisku port jest podłączony bezpośrednio do uziemienia, dzięki czemu wykrywa niski poziom. Teraz prąd przepłynie z Vcc do ziemi, ale rezystor ograniczy go do czegoś sensownego. To jest dobre.

Na tym schemacie nie naciśnięty przycisk odczytuje jako wysoką wartość (1), a naciśnięty przycisk odczytuje jako niską (0). Nazywa się to logiką aktywną-niską . Zamiana rezystora i przełącznika spowodowałaby odwrócenie tego, tak że nie naciśnięty przycisk będzie czytał jako niski (0), a przycisk wciśnięty jako wysoki (1). ( aktywna wysoka logika).

^{symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab}

Rezystor ciągnący w górę lub w dół „utrzymuje” wejście na określonym poziomie, gdy nie ma wejścia na styk, zamiast pozwalać, aby wejście się unosiło.

Gdy weźmiesz pod uwagę rysunek 1 na swoim rysunku, otwarcie przełącznika nie zapewnia połączenia elektrycznego ze stykiem, umożliwiając w ten sposób interferencje błądzące, wewnętrzne wycieki itp. Wpływające na napięcie styku wejściowego. Te zewnętrzne wpływy mogą powodować, że dane wejściowe będą interpretowane jako zmienne wartości, powodując niepożądane oscylacje lub nieoczekiwane wyniki.

Tak więc, aby upewnić się, że pin jest utrzymywany w „znanym” stanie, musi zawsze być podłączony do VCC lub GND. Patrz rysunek 2. Istnieje jednak problem: jeśli podłączysz pin do VCC, aby utrzymać go w „wysokim” stanie, następnie podłącz swój przełącznik do GND i naciśnij przełącznik, utworzysz bezpośrednie zwarcie! Albo wysadzisz bezpiecznik, uszkodzisz zasilacz, spalisz coś itp.

Zamiast podłączać wejście bezpośrednio do VCC lub GND, można podłączyć wejście poprzez rezystor podwyższający / obniżający. Na ryc. 3 wykorzystują rezystor podciągający, łączący wejście z VCC.

Gdy na pinie nie ma innego wejścia, przez rezystor podciągający przepływa prawie zerowy prąd. Jest więc bardzo niewielki spadek napięcia na nim. Pozwala to zobaczyć całe napięcie VCC na pinie wejściowym. Innymi słowy, pin wejściowy jest utrzymywany jako „wysoki”.

Kiedy przełącznik jest zamknięty, wejście i rezystor podciągający są podłączone do GND. Część prądu zaczyna płynąć przez podciąganie. Ale ponieważ jest to znacznie wyższa rezystancja niż drut prowadzący do GND, prawie wszystkie spadki napięcia na rezystorze podciągającym powodują ~ 0 woltów na styku wejściowym.

Wybrałbyś rezystor o stosunkowo wysokiej wartości, aby ograniczyć przepływ prądu do rozsądnej wartości, ale niezbyt wysokiej, aby przekroczyć wewnętrzny opór wejściowy.

Rezystory podciągające pozwalają utrzymać wejście w znanym stanie, gdy nie ma żadnego wejścia, ale nadal zapewniają elastyczność wprowadzania sygnału bez tworzenia zwarcia.

Artykuł jest mylący, ale tutaj jest sedno. Falownik ma wysoką impedancję wejściową i nie powinien pozostawać swobodny, ponieważ może przyjmować logiczne 0 lub logiczne 1 lub oscylować między nimi.

^{symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab}

• (a) Bez podciągnięcia wymagalibyśmy przełącznika na przemian między Vss i GND (masa). Taki układ przełączałby mocno wejście w jedną lub drugą stronę, ale występuje problem podczas przełączania styków przełączających, gdy wejście chwilowo pływa. Może to spowodować na przykład oscylację w obecności zakłóceń elektromagnetycznych (EMI).
• (b) rozwiązuje dwa problemy: używa prostszego przełącznika, a przy braku zamknięcia przełącznika sygnał wejściowy jest wysoki. Gdy przełącznik jest zamknięty, sygnał wejściowy jest obniżany.
• (c) pokazuje to samo ustawienie odwrotne. Przełącznik otwarcia pociąga nisko.

Układ w (b) jest bardziej powszechny, ponieważ wiele układów logicznych układów scalonych ma wewnętrzne rezystory podciągające, co skutkuje niższą liczbą elementów i powierzchnią PCB podczas korzystania z tego układu.

Zauważ, że moc i masa są zakładane na wielu schematach. Na przykład w przypadku bramek logicznych istnieje wspólne połączenie Vss i uziemienie dla 2, 4 lub 6 bramek logicznych. Nie ma sensu pokazywanie ich dla każdej bramki, więc zakłada się je lub pokazano osobno wraz z towarzyszącymi kondensatorami odsprzęgającymi gdzie indziej na schemacie.

Cóż, to NIE brama, więc myślę, że powinniśmy sobie wyobrazić pin we / wy podłączony w miejscu, w którym ta dioda LED jest nieprawidłowo pokazana bez rezystora szeregowego. Po podłączeniu wejścia do uziemienia, wyjście powinno przejść do Vcc (które może być również nazwane Vdd, co jest inną historią).

Całkiem normalne jest nie pokazywanie pinów zasilania na bramkach logicznych. Ma to na celu zmniejszenie bałaganu na schemacie. Zauważ, że pin zasilania uziemienia na bramce logicznej również nie jest pokazany.

Staje się to nieco mylące (ukrywanie pinów), gdy masz mieszane napięcia logiczne, takie jak 1,8, 3,3 i 5 V na tej samej płycie, więc nie robię tego zwykle sam, ale zaoszczędziłem sporo bałaganu w dniach halcyon kiedy wszystko biegło od 5 V.

^{symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab}

Rezystor pull-up lub down-down mają na celu ustalenie poziomu logicznego (0 w GND lub 1 w VCC). Rezystor ma wyższą impedancję niż przycisk. Po naciśnięciu przycisku poziom może się zmienić (jeśli jest podłączony przewodowo).

„Brak bramki” reprezentujący MCU na rysunkach jest bardzo prosty i autor odrzucił dostawę VCC. Oczywiście na rysunkach 2 i 3 Vcc jest obecny i dobrze podłączony.

Wybrany przez ciebie sentyment miał wyjaśnić logikę „aktywnego wysokiego”. Ten odpowiadający rysunkowi 1 to

Używając rezystora podciągającego, pin we / wy zwykle widzi wysoki poziom logiczny, a po naciśnięciu przycisku widzi niski poziom

Ponieważ zmiennoprzecinkowe wejścia na CMOS mogą przeciekać do fałszywych poziomów wejściowych, są podatne na zbłąkany szum, albo ukryte podciąganie wejściowe R w porcie wejściowym uC z przełącznikiem do uziemienia lub zewnętrzne odchylenie R do jednej szyny zasilającej Vdd lub Vss i przełącz na przeciwna szyna.