Jaki jest cel czasu próbkowania ADC?

11

Próbuję zrozumieć wykorzystanie czasu próbkowania ADC?

ADC I ma programowalny czas próbkowania 100nsec / 500nsec i 1uSec. Jaki jest główny przypadek użycia dłuższego czasu próbkowania, dlaczego nie użyłbyś 100nsec dla każdego sygnału?

[Słyszę też, że czasem próbkowanie jest wywoływane przy użyciu alternatywnych nazw. Interesuje mnie próbka obwodów i czas oczekiwania tuż przed konwersją]

Dodatkowe pytanie: co się stanie, jeśli amplituda sygnału zmienia się w czasie próbkowania? Jeśli spada lub rośnie? Czy ADC zająłby ostatnią pozycję sygnału, czy generuje jakieś uśrednienie? Jeśli jest to uśrednianie, jaka jest podstawa tego, jak to działa?

Charakterystyka ADC:

Kondensator: min 4pF, maks .: tbd

rezystancja przełączania: 1,5 K min, 6 k maks

czas próbkowania: 100nsec, 500nsec (istnieją dłuższe opcje, ale bez znaczenia)

Ktc
źródło
1
Bardzo pomocny byłby link do karty danych ADC.
Photon

Odpowiedzi:

7

Wiele obwodów wejściowych ADC połączy kondensator o nieprzewidywalnym stanie naładowania z wejściem, który zamierzają próbkować. Jeśli wejście jest źródłem o bardzo niskiej impedancji i nie „drgnie”, nie będzie to stanowić problemu; ta pojemność szybko dopasuje napięcie na wejściu. Jeśli wejście jest źródłem o średniej impedancji, ale ma bardzo niską pojemność, podłączenie tej pojemności może zakłócić napięcie na wejściu, ale napięcie na wejściu stosunkowo szybko powróci do prawidłowej wartości. Jeśli wejście jest źródłem o wysokiej lub średniej impedancji i ma ogromną pojemność (np. Dla 12-bitowego przetwornika ADC, przekracza ono pojemność próbkowania przetwornika ADC o kilka tysięcy razy), a jeśli odczyty nie są pobierane zbyt często, duży kondensator można uznać za źródło o niskiej impedancji, które nie „

Jeśli ADC czeka wystarczająco długo między podłączeniem pojemności wejściowej a odczytem, ​​wszelkie zakłócenia spowodowane przełączeniem pojemności wejściowej prawdopodobnie ustąpią. Z drugiej strony istnieją sytuacje, w których taki czas ustalania nie jest potrzebny, ale konieczne są szybkie odczyty. Programowanie czasu akwizycji umożliwia uwzględnienie obu rodzajów sytuacji.

supercat
źródło
To jest to samo, co próbowałem uzyskać w mojej (usuniętej) odpowiedzi, ale Jason zdecydowanie się ze mną nie zgodził. Może po prostu nie wdałem się w wystarczającą ilość szczegółów lub wyjaśniłem to w jakikolwiek sposób, który nie miałby większego sensu.
Kellenjb
Odpowiedź Jasona wydaje się całkiem dobra. Nie widzę twojego komentarza na ten temat.
supercat
@Kellenjb: Cofnąłbym usunięcie; Nie zgadzałem się z ogólnym pomysłem, tylko z niektórymi szczegółami. (myślę, że można to naprawić za pomocą niewielkiej edycji)
Jason S
5

Zakładam, że mówisz o przetworniku ADC, który ma kondensator próbkujący (np. ADC z sukcesywnym przybliżeniem, który jest najczęstszym typem).

Jeśli mówisz o przetworniku ADC z wbudowanym multiplekserem, czas próbkowania jest bardzo ważny, ponieważ pozwala on ustabilizować napięcie na kondensatorze próbkującym przetwornika ADC po przełączeniu z poprzedniego kanału. (Więcej o tym problemie napisałem we wpisie na blogu ).

Jeśli mówisz o ADC z jednym kanałem, czas próbkowania jest nadal ważny, mimo że próbkuje tylko jeden sygnał, ponieważ napięcie na kondensatorze próbkującym ADC musi dogonić ten sygnał po ponownym podłączeniu do wejścia i naładowany z poprzedniego napięcia do nowego napięcia. Jeśli masz sygnał wejściowy o niskiej przepustowości, to nie jest taka wielka sprawa, ale jeśli masz stosunkowo szybko zmieniający się sygnał wejściowy, musisz upewnić się, że kondensator próbkujący go dogonił, zapewniając wystarczający czas próbkowania.


Bardziej szczegółowy przykład dla ADC z jednym sygnałem:

Porównaj swoje częstotliwości sygnału z częstotliwością próbkowania. Powiedzmy, że to fale sinusoidalne 10 kHz przy częstotliwości próbkowania 100 kHz. To 36-stopniowe przesunięcie fazowe między próbkami. Najgorszy przypadek ma miejsce, gdy sygnał przechodzi przez zero (tak jak długość dnia zmienia się najszybciej w równonocy, a nie w czasie przesilenia); sin (+18 stopni) - sin (-18 stopni) = 0,618. Więc jeśli masz falę sinusoidalną o amplitudzie 1 V (np. -1 V do + 1 V lub 0 do 2 V, jeśli jest przesunięta), różnica między próbkami może wynosić nawet 0,618 V.

Pomiędzy pinem wejściowym a kondensatorem próbkującym ADC występuje niezerowa rezystancja - co najmniej rezystancja przełącznika próbkowania, ale może również obejmować rezystancję zewnętrzną, jeśli taka występuje; dlatego prawie zawsze powinieneś umieścić przynajmniej jakiś lokalny kondensator pamięciowy na wejściu dowolnego próbnika ADC. Oblicz tę stałą czasową RC i porównaj z czasem próbkowania, aby spojrzeć na przejściowy zanik napięcia po ponownym podłączeniu kondensatora próbkującego do napięcia wejściowego. Załóżmy, że czas próbkowania wynosi 500 nsek, a stała czasowa RC wynosi 125 nsek. Oznacza to, że czas próbkowania wynosi 4 stałe czasowe. 0,618 V * e ^ (- T / tau) = 0,618 V * e ^ (- 4) = 11 mV -> napięcie kondensatora próbkowania ADC jest nadal o 11 mV niższe od jego wartości końcowej. W tym przypadku powiedziałbym, że czas próbkowania jest za krótki. Ogólnie rzecz biorąc, musisz spojrzeć na liczbę bitów ADC i poczekać około 8 lub 10 lub 12 stałych czasowych. Chcesz, aby napięcie przejściowe spadło do mniej niż 1/2 LSB ADC.

Mam nadzieję, że to pomaga ....

Jason S.
źródło
Dzięki. Mój system jest prawdopodobnie multipleksowany, ponieważ pojedynczy silnik ADC z kilkoma kanałami. Jednak szczególnym przypadkiem, który mnie interesuje, jest sytuacja z jednym kanałem. Nie używam multipleksera. Próbuję ustanowić model mentalny dla całej rzeczy, aby móc dowiedzieć się, jakie są narożne przypadki, na przykład jeśli sygnał gwałtownie spada w czasie próbkowania, co się dzieje?
Ktc
Przeredaguję, aby podać przykład.
Jason S
Świetny blog. Muszę pomyśleć o filtrze RC przed moim ADC, nie ma go teraz :(
Ktc
1
więc powiedzmy, że maks. RC = 6K * (4pf * 2) = 48nsec. Zatem zdecydowanie nie chcesz używać czasu próbkowania 100nsec; to tylko 2 * tau. (Lub nawet 4 * tau, jeśli ich pojemność próbkowania wynosi w rzeczywistości 4pF.) Czas próbkowania 500nsec wynosi jednak 10,4 tau, co byłoby dobre dla 12-bitowego ADC. (e ^ 10,4 = 33000 = wystarcza na 14-bitowy ADC od 2 ^ 14 = 16384) Co do zewnętrznego RC ....
Jason S
1
Zrobiłem trochę badań, a niektóre notatki aplikacji TI zalecają, aby ograniczenie było równe 20x wewnętrznego ograniczenia ADC. Zrobiłem więcej badań i rozmawiałem z chłopakami ST i wydaje się, że najgorszy przypadek to 1,5 K / 8pf, który wyniesie 8,3 stałych czasowych (wystarczy na 12 bitów). Ostatnie pytanie brzmi: czy mogę użyć 50 omów i 160pf dla filtra RC?
Ktc