Złącze zasilania pin IC dla odporności na zakłócenia i odsprzęgania

12

Dużo się mówi o innych wątkach Q&A na temat podłączania kondensatorów odsprzęgających do układu scalonego, co skutkuje dwoma całkowicie przeciwnymi podejściami do problemu:

(a) Umieść kondensatory odsprzęgające jak najbliżej styków zasilania układu scalonego.
(b) Podłącz styki zasilania układu scalonego jak najbliżej płaszczyzn zasilania, a następnie umieść kondensatory odsprzęgające jak najbliżej, ale z uwzględnieniem przelotek.

Według [ Kraiga Mitznera ] opcja (a) jest lepsza dla analogowych układów scalonych. Widzę za tym logikę, ponieważ indukcyjność przelotowego i kondensatora odsprzęgającego tworzą dolnoprzepustowy filtr LC, który utrzymuje szum z dala od styków układu scalonego. Ale według [ Todda H. Hubbinga ] opcja (a):

[...] brzmi jak dobry pomysł, dopóki nie zastosujesz realistycznych liczb i nie ocenisz kompromisów. Ogólnie rzecz biorąc, każde podejście zwiększające indukcyjność (bez zwiększania strat) jest złym pomysłem. Styki zasilania i uziemienia aktywnego urządzenia powinny zasadniczo być podłączone bezpośrednio do płaszczyzn zasilania.

Jeśli chodzi o opcję (b), [ Kraig Mitzner ] (autor powyższego rysunku) twierdzi, że jest to preferowane w przypadku obwodów cyfrowych, ale nie wyjaśnia dlaczego. Rozumiem, że w opcji (b) pętle indukcyjne są tak małe, jak to możliwe; ale mimo to pozwalają one dość łatwo przełączać hałas z układu scalonego na płaszczyzny mocy, czego chcę uniknąć.

Czy te zalecenia są prawidłowe? Na czym dokładnie się opierają?

EDYCJA: weź pod uwagę, że przewody doprowadzające z układu scalonego do kondensatora i przelotki są tak krótkie, jak to możliwe. Są one pokazane na rysunku jako długie ślady wyłącznie w celach ilustracyjnych.

noise decoupling-capacitor via best-practice andresgongora
źródło

2

Przy niższych częstotliwościach nie będzie to miało większego znaczenia, a przy wysokich częstotliwościach zdarzają się dziwne rzeczy, jednak wolałbym opcję A we wszystkich ogólnych przypadkach tylko z jednego powodu. W opcji B prąd w ścieżce między przelotowym a kondensatorem faktycznie zmienia się od zera prawie do skoku przy przełączaniu i musi odwrócić się na końcu operacji przełączania, aby naładować kondensator.

Trevor_G

Inną nie pokazaną tutaj opcją jest umieszczenie płaszczyzny mocy pod układem scalonym. Tam, gdzie pozwalają na to ograniczenia układu, umożliwia to równomierne umieszczenie przelotowego i kondensatora na pinie zasilającym.

Wielomian

Odpowiedzi:

8

Przeprowadzając podstawowe symulacje z wyolbrzymionymi wartościami, oczywiste jest, że kończy się to na wymianie wartości szczytowej względem wysokości pierścienia.

Z obwodem A dostajesz mniejszy skok na styku IC Vcc i więcej pierścienia, a z obwodem B jest odwrotnie.

Zauważ jednak, że prąd w ścieżce do kondensatora w obwodzie B cofa się.

Inną opcją, której nie pokazałeś, jest umieszczenie płaszczyzny mocy pod układem scalonym, aby długości śledzenia były równe. To daje najlepsze z obu światów, jak pokazano na trzecim wątku. Znów jednak prąd w linii czapek cofa się.

Na podstawie tych wykresów powiedziałbym, że obwód A jest lepszy dla cyfrowego, ponieważ ostre krawędzie są bardziej problematyczne niż tętnienie, a obwód B jest lepszy dla analogowych. Ostatecznie C jest najlepszy. Ale jeśli chodzi o pojęcia „lepiej”, w grę wchodzi opinia.

Ostatecznie jednak, tak czy inaczej, musisz utrzymać kondensator i tak blisko styku, używając minimalnych śladów między nimi, aby zminimalizować indukcyjność śladową. Na przykład przy użyciu ciasnej podkładki / kombinacji, jak wskazano w odpowiedzi Peufeu.

Trevor_G
źródło

Dziękujemy za symulacje i wgląd. Jednak teraz jestem jeszcze bardziej zdezorientowany niż wcześniej, jeśli chodzi o to, czy (a) lub (b) są lepsze odpowiednio dla analogowego i cyfrowego. Twoje rozumowanie jest dokładnie przeciwne do rozumowania Kraiga Mitznera. Chciałem też zapytać, dlaczego tak źle, że prąd się cofa. Jeszcze raz dziękuję.

andresgongora,

1

Zainspirowałeś mnie do przeprowadzenia tej samej symulacji, ale obserwując napięcie w płaszczyźnie mocy (dodałem jeden dodatkowy cewkę między przelotowym a źródłem napięcia w twoim obwodzie i tam zmierzyłem). Konfiguracja (a) ma pewne tętnienia, ale jest to tylko około 10mv. Konfiguracja (b) ma podobne tętnienie, ale dostaję ogromny skok napięcia około -0,7 V przy bardzo wysokiej częstotliwości. Masz absolutną rację. (a) jest znacznie lepszy w przypadku technologii cyfrowej, ponieważ utrzymuje szum HF z dala od rozdziału mocy. Ponadto, (c), który ma najmniejszą indukcyjność, działa najlepiej dla układu scalonego, ale nie zapobiega przedostawaniu się szumów wysokiej częstotliwości do rozdziału mocy.

andresgongora

1

Zgadzam się z wynikami Trevora. Opcja (a) jest lepsza w przypadku obwodów cyfrowych.

Guill

@ Guill Ignorując opcion (c), dwa niezależne ślady i biorąc pod uwagę tylko (a) i (b): wynik Trevora sugeruje, że Mitzner i Hubbing (autorzy cytowani w Q) wydają się być w błędzie, ponieważ (a) wydaje się znacznie lepszy niż (b); intuicyjnie, a także w symulacji. Uważam jednak, że jest w tym znacznie więcej i powód, dla którego oboje proponują (b) w stosunku do (a). W końcu jedno z nich działa dla Orcada ... Czy jest jakieś inne źródło, do którego mogę się zwrócić?

andresgongora

@ Trevor_G Przyjąłem twoją odpowiedź, ponieważ wydaje się ona dokładnie uzasadniona, a symulacje bardzo pomagają. Nadal jestem trochę zdezorientowany, dlaczego wynik końcowy jest sprzeczny z innymi (jak dla mnie autorytatywnymi) autorami. W każdym razie

podążę za

8

Aby uzyskać najniższą indukcyjność, umieść przelotową płaszczyznę uziemienia z boku nasadki zamiast na końcu chudego śladu. Możesz umieścić dwa przelotki, po jednym z każdej strony, jest jeszcze lepiej.

(przeczytaj źródło )

Teraz, biorąc pod uwagę pokazany obwód, układ scalony znajduje się w pakiecie SOP lub SSOP, co oznacza, że wewnątrz opakowania znajduje się więcej niż 5nH wiązki przewodów i indukcyjności ramki ołowianej. Jedna dodatkowa nH śladowej indukcyjności w linii energetycznej nie będzie miała znaczenia. Jeśli jest to układ cyfrowy, optymalne odsprzęgnięcie płaszczyzny zostanie osiągnięte dzięki odciskom stóp po prawej stronie obrazu, a ty możesz podłączyć pin zasilania układu scalonego do podkładki czapki.

Jeśli jest to czuły układ analogowy w cyfrowej płaszczyźnie, to dodanie rezystora i / lub ferrytu przed pokrywą jest znacznie lepszym pomysłem.

peufeu
źródło

1

Wyobraź sobie, że w: (a) podłączam końcówkę jak najbliżej przewodu IC, a tuż obok kondensator odsprzęgający; i że w (b) robię dokładnie to samo, ale na odwrót. Teraz ślady są tak krótkie, jak to możliwe, jak pokazano na rysunku (minimalna indukcyjność). Która konfiguracja jest lepsza do utrzymania samolotów mocy możliwie jak najbardziej oddzielonych od szumu przełączania? W tym momencie jestem naprawdę zdezorientowany. Dziękuję :)

andresgongora,