Dziwny układ PCB dla regulatora napięcia

23

Jestem inżynierią odwrotną, która ma układ Xilinx Spartan 3E FPGA, z VCCAUX zasilanym regulatorem 2,5 V. Poniżej znajduje się układ PCB dla części regulatora obwodu i coś wydaje mi się bardzo podejrzane.

wprowadź opis zdjęcia tutaj

Przepraszam za okropne pikselowanie, to była najwyższa rozdzielczość, jaką mogłem uzyskać dzięki dostępnemu sprzętowi. W każdym razie komponent SOT23-5 oznaczony „LFSB” jest liniowym regulatorem napięcia Texas Instruments LP3988IMF-2.5 . Na schemacie odszukałem poniższy schemat:

wprowadź opis zdjęcia tutaj

Być może już zauważyłeś źródło mojego zamieszania: nie mam pojęcia, dlaczego umieściliby opornik 316 omów bezpośrednio na wyjściu regulatora 2,5 V. Wszystko, co robi, to marnowanie 7,9 miliamperów. Nie mogę znaleźć żadnego powodu, aby to zrobić. Zastanawiam się, czy to wada konstrukcyjna, a ten rezystor powinien być podłączony do styku PG zamiast do uziemienia. Jednak trzykrotnie sprawdziłem oryginalną płytkę drukowaną i na pewno łączy się ona z masą, a pin PG nie jest podłączony do niczego. Jeśli jest to błąd, wyjaśniłoby to, dlaczego zastosowali oddzielny ślad na dolnej stronie rezystora zamiast podłączyć go do miedzianej masy zalewającej, która jest właśnie tam. Zastanawiałem się również, czy regulator może wymagać minimalnego obciążenia, aby utrzymać stabilną moc wyjściową, ale tak nie jest w przypadku tego regulatora. Nie ma wymagań dotyczących minimalnego obciążenia. Zastanawiałem się również nad tym, że jego celem było wolniejsze uruchamianie VCCAUX do celów sekwencjonowania dla FPGA, ale czytanie arkusza danych również nie wydaje się pasować - nie ma ścisłych zasad sekwencjonowania dla zasilania Spartan 3E.

Czy ktoś może pomyśleć o przyczynie, dla której ktoś celowo umieści opornik 316 omów bezpośrednio na wyjściu regulatora 2,5 V. Pomyślałem, że może to być rezystor odpowietrzający kondensatora wyjściowego, ale wydaje się, że jest to zbyt niska wartość.

EDYCJA: Być może te dodatkowe informacje pomogą. Arkusz danych dla Spartan 3E określa, do czego służy zasilanie VCCAUX:

VCCAUX: pomocnicze napięcie zasilania. Dostarcza cyfrowe zegary zarządzające (DCM), sterowniki różnicowe, dedykowane piny konfiguracji, interfejs JTAG. Wejście do obwodu resetu po włączeniu zasilania (POR).

DerStrom8
źródło
Czy jesteś pewien, że jeden koniec tego opornika jest uziemiony? Ten regulator nie wymaga nawet minimalnego obciążenia, aby zachować stabilność.
brhans
Jestem absolutnie pewien, że dolna strona rezystora jest uziemiona. Zapomniałem wspomnieć, że wziąłem również pod uwagę wymagania dotyczące minimalnego obciążenia, ale jak zauważyłeś, nie dotyczy to tego regulatora.
DerStrom8
1
Podejrzewam, że ma to związek z tym, że regulator nie zapewnia żadnej ochrony przed prądem wstecznym. Jest wybierany empirycznie, aby wszystkie kondensatory podłączone do wyjścia rozładowały się szybciej niż oczekuje się spadku napięcia wejściowego podczas zaniku zasilania.
Photon
1
@ TimWescott Nie, 2,5 V TYLKO trafia na styki VCCAUX FPGA, a VCCAUX nie jest używane do zasilania I / O.
DerStrom8
1
@ Justme Tak, zmierzyłem to. Kod na rezystorze to 49A. Standard EIA-96 służy do kodowania 1% rezystorów SMD, który składa się z kodów numerycznych 1-96, po których następuje litera A / B / C / D / E / F / H / R / S / X / Y / Z. Kod numeryczny wskazuje wartość, a litera oznacza mnożnik. W tym przypadku „49” odpowiada „316”, a „A” odpowiada mnożnikowi „1”. Dlatego wartość wynosi 316 * 1 = 316 omów.
DerStrom8

Odpowiedzi:

36

Zrobiłbym ten sam projekt, aby zmniejszyć błąd regulacji obciążenia dynamicznego i statycznego.

Szczegóły powodów są widoczne w arkuszu danych.

  • sprawdź błąd regulacji obciążenia dynamicznego i błąd regulacji kroku wejściowego.

  • Mogę tylko zgadywać, jaki budżet na błąd miał na myśli projektant, ale wspólne dla każdego LDO jest posiadanie powyższych odpowiedzi, chociaż ten FET LDO jest wyjątkowo niskim poborem mocy i zaniku napięcia.

    • 5 mV błąd {krok wejściowy 0.6V} o 1mA etapie obciążenia błąd 200mV z obciążeniem etapie 150mA *
    • błąd regulacji obciążenia statycznego jest oceniany tylko powyżej 1 mA jako 0,007% / mA. Oznacza to, że jest gorszy poniżej 1 mA i poprawia się z obojętnym obciążeniem 7,6 mA dla satysfakcji projektantów. Poprawia to również błąd regulacji dynamicznego obciążenia skokowego powyżej. *

Ten 1mA zapewnia czas narastania napędu bramki w celu przyspieszenia reakcji. 7,6mA jest jeszcze lepsze przy malejących zwrotach powyżej tego.

  • błąd regulacji obciążenia statycznego wynika wyłącznie z RdsOn PFET stosowanego w LDO podzielonego przez jego wewnętrzne wzmocnienie pętli. Dotyczy to każdego regulatora napięcia, niezależnie od tego, czy jest to FET, czy BJT. Ale nieskończone wzmocnienie pętli może zwiększyć błędy stabilności lub więcej dzwonienia, przy pewnych obciążeniach (ESR, C), więc jest skończone.

Podejrzany? Nie ma mowy

Tony Stewart Sunnyskyguy EE75
źródło
6
Ty również zdobędziesz więcej doświadczenia. Mam 40 lat tego.
Tony Stewart Sunnyskyguy EE75
2
Lub pomyśl o obciążeniu skokowym jako o odbiorniku prądu krokowego, a LDO jako źródle napięcia z pewnym ograniczeniem GBW. ZAWSZE ogranicza to szybkość zmiany prędkości w dowolnym napędzie liniowym, a nawet obciążenie pF logicznego układu scalonego. To opóźnienie lub szybkość narastania w sprzężeniu zwrotnym błędu powoduje błąd +/- usterka napięcia wyjściowego zwiększającego + lub zmniejszającego prąd obciążenia. jest to standardowy test stabilności dla dowolnego regulatora napięcia. CZĘSTO WYKONANE o 10% do 100% do 10%, aby dać lepsze wyniki niż 0 do 100%. Więc wstępnie załaduj, jeśli twoje rzeczywiste obciążenie wynosi 0 i jest dynamiczne.
Tony Stewart Sunnyskyguy EE75
2
zależało to od aktualnych czynników szczytu aplikacji i obciążenia stanu ustalonego (uA). brak magicznej liczby w arkuszu danych, ale wziąłbym pod uwagę maksymalny prąd znamionowy 5% jako napięcie wstępne jako punkt początkowy, a następnie potwierdź wszystkie źródła błędu regulacji (statyczne, źródło krokowe V i obciążenie krokowe I), aby uzyskać jedno z najlepszym marginesem zmian w części GBW. Jest to obowiązkowa kwestia w przypadku telefonów komórkowych o niskiej mocy Rx i wysokiej mocy Tx, ale jednocześnie minimalizujących marnowaną moc, aby osiągnąć stabilność RF podczas serii nośnej WŁĄCZONEJ. wydaje się, że projektant ma taką samą mądrość, ponieważ 5% 150mA jest czym?
Tony Stewart Sunnyskyguy EE75
3
@ SunnyskyguyEE75 „Błąd 5mV przy obciążeniu skokowym 1mA, błąd 200mV przy obciążeniu skokowym 150mA” - Widzę odpowiedź obciążenia skokowego 150mA na rysunku 15/16 arkusza danych, ale gdzie znajdujesz odpowiedź na obciążenie skokowe 1mA błędu 5mV? Przeczesałem arkusz danych, ale nie mogę go znaleźć ...
marcelm
3
Good Eye @marcelm To było tak naprawdę linia 9.2.3 w kroku +/-
0,6 V,
5

Jak już zasugerowano w kilku innych komentarzach, umieszczenie rezystora 316 omów, aby umożliwić obwodowi regulatora napięcia pewną zdolność do pochłaniania prądu w przypadku, gdy szyna 2,5 V dostanie się do wycieku z szyny wyższego napięcia. Ten wyciek zwykle powoduje wyłączenie wyjścia regulatora i jego wzrost i przejście na wyższe napięcie. Projektant dokonuje kompromisu projektowego między tym, jak dużą zdolność pochłaniania pozwala na to, a wielkością dodatkowego obciążenia opornika na regulatorze napięcia.

Warunki wycieku mogą występować podczas włączania i wyłączania sekwencyjnego złożonych urządzeń półprzewodnikowych, a zdolność zlewu może być ważna, aby utrzymać wszystko pod kontrolą.

W niektórych przypadkach regulator napięcia może mieć funkcję zwaną blokadą przepięcia, która wyłącza regulator, jeśli moc wyjściowa wzrośnie zbyt mocno. Może to mieć negatywny wpływ na działanie systemu, zwłaszcza jeśli monitorowany jest pin wskaźnika mocy (PG) w celu kontrolowania łańcucha regulatora napięcia na złożonej płycie. Obecny rezystor pochłaniający może odgrywać rolę w zapobieganiu nieoczekiwanemu wyłączeniu z powodu niewielkiej ilości wycieku do konkretnej szyny.

Michael Karas
źródło
4

Nie jestem przekonany, czy rezystor jest uziemiony. Oznaczyłem części i wylewa się miedź zgodnie z obwodem „inżynierii odwróconej”.

wprowadź opis zdjęcia tutaj

Gdyby R14 był uziemiony, dlaczego marnowano by przelot, skoro GND wlewa się tuż obok niego. Jak przetestowałeś, że był mielony? czy właśnie szumiłeś między liniami? Istnieje bardzo duża szansa, że ​​dioda LED do uziemienia zwisa przez to. Zapewniłoby to wizualne wskazanie, że zasilane jest napięcie 2,5 V, a rezystor wokół 316R byłby odpowiedni dla CZERWONE / ŻÓŁTE / ZIELONE LED (4mA). Dałoby to „wskazanie” zwarcia, jeśli źle odczytałeś DMM lub w zależności od jego specyfiki.

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf Jest to projekt referencyjny dla Spartan 3E. Obciążenie 2k2 na regulatorze 2,5 V, ale także dioda LED wyłączona 3v3. Może to zapewnić pewne tłumienie w obwodzie poniżej

JonRB
źródło
9
If R14 was grounded, why would a via be wasted when there is GND pour right next door to it.Wspomniałem o tym również w moim oryginalnym poście. Dla mnie to też nie miało sensu. How did you test it was ground? did you just buzz between lines?Zmierzyłem między wieloma znanymi punktami uziemienia, w trybie rezystancyjnym, ciągłym i diodowym. Tryb ciągłości i rezystancji pokazuje 0,2 oma, a tryb diodowy pokazuje 0 woltów, co wskazuje na wyraźne zwarcie. There is a very high chance there is an LED to ground hanging off that via.Na tej płycie nie ma diod LED. 2,5 V podłącza się tylko do FPGA VCCAUX
DerStrom8
Czy via może łączyć się z inną masą? Być może będzie AGND, gdy obok będzie DGND, czy coś takiego?
Hearth
2
@Hearth, to byłaby niesamowicie zła decyzja (ale możliwa ...). Podziały gruntów należą już do przeszłości, ale co ważniejsze, prąd chce wrócić do źródła, które znajduje się w pobliżu pin2 U4. Zawsze myśl o ścieżce powrotnej
JonRB
@JRRB Nie wiem wiele o szybkim projektowaniu cyfrowym, więc zgaduję. Nie wydawało mi się to rozsądnym wyborem, ale nie dodaje tego również przez.
Hearth
1
Czy to wielowarstwowa płytka drukowana, czy też coś z tyłu?
eckes