Dlaczego Digital 0 nie 0V w systemach komputerowych?

32

Biorę kurs projektowania systemu komputerowego, a mój profesor powiedział nam, że w systemach cyfrowych konwencjonalne napięcia używane do oznaczenia cyfrowego 0 i cyfrowego 1 zmieniły się na przestrzeni lat.

Najwyraźniej w latach 80. 5 V używano jako „wysokiego”, a 1 V stosowano jako „niski”. Obecnie „wysoki” wynosi 0,75 V, a „niski” około 0,23 V. Dodał, że w najbliższej przyszłości możemy przejść do systemu, w którym 0,4 V oznacza wysokie, a 0,05 V niskie.

Twierdził, że wartości te stają się coraz mniejsze, abyśmy mogli zmniejszyć zużycie energii. Jeśli tak jest, to dlaczego w ogóle staramy się ustawić „niskie” na jakiekolwiek dodatnie napięcie? Dlaczego po prostu nie ustawimy na prawdziwe napięcie 0 V (chyba neutralne z linii energetycznych)?

Anirudh Ajith
źródło
9
Myślę, że najprostszym wyjaśnieniem jest to, że w przewodach / śladach / „przełącznikach” (tranzystorach) występują rezystancje pasożytnicze, więc tak naprawdę nigdy nie osiągnąłbyś 0V, dlatego potrzebujesz marginesu. W miarę poprawy technologii marginesy mogą być coraz ściślejsze.
Wesley Lee
26
Logika nigdy nie miała absolutnych pojedynczych wartości dla wysokich i niskich; TTL ma zakres bezwzględny, a czysty CMOS ma zasięg określony przez szynę zasilającą.
Peter Smith
8
Dolny limit nigdy nie wynosił 1 V, sprawdź odpowiedź Andy'ego, która mówi, że wynosi 0,4 V lub 0,8 V w zależności od tego, czy wysyłasz, czy odbierasz (mów dokładnie, słuchaj wybaczająco)
Neil_UK
4
Napięcie, które podajesz, stanowi górną granicę (próg) logicznego zera.
CramerTV
3
Nie ma czegoś takiego jak 0 V, tylko w idealnym świecie mówimy o tym.
Maszt

Odpowiedzi:

45

Mylisz wartość „idealną” z prawidłowym zakresem wejściowym.

W zwykłej logice, w idealnych warunkach, logiczne zero wynosi dokładnie 0 V. Jednak w realnym świecie nic nie jest idealne, a wyjście elektroniczne ma pewną tolerancję. Rzeczywiste napięcie wyjściowe zależy od jakości przewodów, szumu EMI, prądu, który musi dostarczyć itp. Aby uwzględnić te niedoskonałości, wejścia logiczne traktują cały zakres napięcia jako 0 (lub 1). Zobacz zdjęcie w odpowiedzi Andy'ego.

To, co Twój wykładowca prawdopodobnie miał na myśli przez 0,75 V, jest jednym z punktów tworzących logiczny zakres 0.

Uwaga: istnieje również pusty zakres od 0 do 1. Jeśli spadnie tutaj napięcie wejściowe, obwód wejściowy nie może zagwarantować prawidłowego działania, więc obszar ten jest zabroniony.

akwky
źródło
76

Jesteś zdezorientowany. Spójrz na TTL na przykład:

wprowadź opis zdjęcia tutaj

Niski poziom wejściowy wynosi od 0 woltów do niewielkiej wartości powyżej 0 woltów (0,8 woltów w przypadku TTL).

dlaczego w ogóle zadajemy sobie trud ustawiania „niskiego” na jakiekolwiek dodatnie napięcie?

Dokładamy wszelkich starań, aby wartość była poniżej pewnej niewielkiej wartości.

Zdjęcie stąd .

Andy aka
źródło
Aby rozwinąć tę kwestię, prawidłowe zakresy napięcia wejściowego są różne dla sygnalizacji TTL w porównaniu do CMOS w porównaniu do sygnalizacji LVCMOS. Powodem tego jest to, że logika TTL (i zgodny z nią NMOS, który po niej nastąpił) miał znacznie większe trudności z wyciągnięciem do dodatniej szyny niż do ziemi. Współczesna logika CMOS może działać równie dobrze w obu kierunkach, a symetrycznie łatwiej zbudować stopień wejściowy CMOS. Wyjście CMOS z radością steruje wejściem TTL, ale musisz użyć specjalnych wejść kompatybilnych z TTL z wyjściem TTL.
Chromatix
Istnieje dobre i szczegółowe wyjaśnienie na ten temat od TI, tutaj: ti.com/lit/an/scla011/scla011.pdf
Chromatix
16

Niemożliwe jest wytworzenie logicznej sygnalizacji zera zero woltów. Należy dopuścić pewną tolerancję, ponieważ zespół obwodów elektrycznych nie jest nieskończenie doskonały. Wydawanie pieniędzy na próbę uczynienia go nieskończenie doskonałym również nie byłoby dobrą inwestycją w fundusze projektowe. Obwody cyfrowe rozprzestrzeniły się i rozwijały tak szybko, ponieważ wykorzystują ogromną liczbę kopii bardzo prostych i tolerancyjnych obwodów, które są bramkami logicznymi.

Stany binarne 1 i 0 są reprezentowane w cyfrowych obwodach logicznych odpowiednio przez wysokie i niskie napięcia. Napięcia reprezentujące wysoki poziom logiczny i niski poziom logiczny mieszczą się w uprzednio zdefiniowanych i uzgodnionych zakresach dla używanej rodziny układów logicznych.

Zdolność do pracy z napięciami w tych zakresach jest jedną z głównych zalet cyfrowych układów logicznych - to nie jest awaria. Wejścia bramek logicznych mogą łatwo odróżnić wysokie i niskie napięcia. Wyjścia bramki logicznej wytwarzają prawidłowe logiczne wysokie i niskie napięcie. Mały szum sygnału jest usuwany, gdy sygnały logiczne przechodzą przez bramki. Każde wyjście przywraca sygnał wejściowy do dobrego napięcia logicznego.

W przypadku obwodów analogowych odróżnienie szumu od sygnału będącego przedmiotem zainteresowania jest trudniejsze, a praktycznie niemożliwe, i całkowite jego odrzucenie.

TonyM
źródło
4
Bardzo ostre progi (bez histerezy) oznaczają także absurdalnie wysokie wzmacniacze. Znany również jako niezwykle podatny na sprzężenia zwrotne i skłonny do oscylacji, podatny na znoszenie i ogólnie nerwowy.
rackandboneman
Należy również zauważyć, że logika 1 i 0 może być użytecznie przedstawiona odpowiednio jako niskie i wysokie napięcie, tam gdzie jest to bardziej sensowne dla obwodu. Rzeczywiście, sygnały takie jak globalne resety są tradycyjnie aktywne na niskim poziomie, aw erze nmos (technologia, która była bardzo zła przy podciąganiu) oraz w mniejszym stopniu w erze TTL (ten sam problem) było wspólne dla mężczyzn aktywnych we / wy niskich tylko dlatego, że był jedynym sposobem, aby faktycznie przepłynąć prąd.
Dan Mills
Na uwagę zasługuje również logika trybu prądowego, w której wartości logiczne są definiowane raczej w kategoriach prądu niż napięcia. Pozwala to na szybsze przełączanie i lepszą tolerancję szumów w transmisji (ze względu na obecne prawo Kirchhoffa) kosztem zwiększonego zużycia energii (chociaż Wikipedia twierdzi, że osiągnięto CIC picoampa, więc też nie byłoby problemu).
John Dvorak
8

Oprócz kwestii, które wynikają z innych odpowiedzi, pojawia się kwestia pojemności pasożytniczych przy dużych prędkościach przełączania (zwykle ignorowana pojemność drutów i innych elementów). Druty zwykle mają również niewielki opór. (Bardzo uproszczony model!)

schematyczny

symulacja tego obwodu - Schemat utworzony za pomocą CircuitLab

Jako sieć RC powoduje to wykładniczą krzywą opadania (V ~ e ^ -kt). Jeśli odbiornik ustawi próg na bardzo niski (blisko 0 V), będzie musiał poczekać znaczny czas na spadek napięcia wyjściowego na tyle, aby uruchomić próg. Ten czas może wydawać się nieistotny, ale dla urządzenia, które ma przełączać milion (nawet miliard) razy na sekundę, jest to problem. Rozwiązaniem jest zwiększenie napięcia „OFF”, aby uniknąć długiego ogona funkcji wykładniczej.

antipattern
źródło
6

Ponieważ nic nie jest idealne i musisz zapewnić margines błędu. Te liczby są progami. Jeśli najniższe możliwe napięcie w twoim systemie wynosi 0 V, a twój próg wynosi 0 V, to co cię pozostawia, jeśli WSZYSTKIE elementy i przewody nie są idealnymi przewodnikami (tj. Zawsze mają pewien spadek napięcia) i są bezszelestne w cichym otoczeniu? Pozostawia ci system, który nigdy nie będzie w stanie niezawodnie wyprowadzić 0V, jeśli w ogóle może to zrobić.

DKNguyen
źródło
3

W systemie 2-szynowym (zwykle układy zasilane tylko jednym dodatnim napięciem plus uziemienie) każdy przełącznik lub urządzenie obniżające pojemność wyjściową do niskiego poziomu sygnału ma skończoną rezystancję, a zatem nie może przełączyć przewodu sygnałowego na zero woltów w skończonym czasie. (Ignorowanie nadprzewodników). Wybrano więc realistyczne przesunięcie mniejszego napięcia, które spełnia wymagania wydajnościowe (prędkość przełączania vs. wymagania mocy i wytwarzanie hałasu itp.)

Jest to dodatek do marginesów potrzebnych do pokrycia szumu uziemienia (różne poziomy napięcia zerowego lub zerowego między obwodami źródłowym i docelowym), innych źródeł szumu, tolerancji itp.

hotpaw2
źródło
0

W przeciwieństwie do niektórych odpowiedzi tutaj jestem prawie pewien, że w przeszłości istniało coś takiego jak czysty 0V. Logika przekaźników! Nie sądzę jednak, abyśmy chcieli do tego wrócić!

użytkownik3042526
źródło
6
Czy twoje przekaźniki używały nadprzewodników? Nie wydaje mi się
Elliot Alderson
1
+1 z powodu nieuczciwej krytyki. Czyste 0 V można łatwo osiągnąć. Można to prawie osiągnąć za pomocą przekaźnika i po prostu z dostępem do urządzeń podłączonych do ujemnych źródeł zasilania i sprzężenia zwrotnego w razie potrzeby. Fakt, że został on wykorzystany jako wymagana wartość projektowa dla komunikacji cyfrowej, wydaje się jednak mało prawdopodobny, ale nie powinno to stanowić powodu do odrzucenia tej odpowiedzi.
KalleMP
2
@ElliotAlderson Nie, nie mogę, specjalnie napisałem, że istnieje małe prawdopodobieństwo, że istnieje, co oznacza, że ​​nie mam sposobu, aby to udowodnić. Czy możesz jednak udowodnić, że taka wartość projektowa nigdy nie była wymagana? Nie myślałem tak. Teraz idź i daj głos nowemu facetowi (aby przywrócić go do zera), aby nie został zdemoralizowany przez podstępy i odejdź, a my stracimy jeszcze jeden jasny (młody) umysł z nieuzasadnionego powodu.
KalleMP
1
@ElliotAlderson Myślę, że jeśli umieścisz lunetę na prawdziwej cewce przekaźnika, zobaczysz, że napięcie przechodzi od zera w drodze do dużej ujemnej wartości po otwarciu styków. Ale nie jest dla mnie jasne, czy mówisz o prawdziwym obwodzie, czy idealnym obwodzie. Czy idealne kontakty są łukowe? Jeśli nie, to napięcie musi przejść do ujemnej nieskończoności. W każdym razie po otwarciu styków i wygaszeniu łuku rezystancja w idealnym obwodzie będzie nieskończona . Nie jestem pewien, co to wpływa na stałą czasową.
Solomon Slow
1
@SolomonSlow Zachowanie przejściowe jest prawdziwe, ale można je łatwo wymodelować za pomocą idealnego obwodu. Rezystancja, która kontroluje zachowanie napięcia cewki po otwarciu styków, jest rezystancją samej cewki (daje to korzyść z wątpliwości, że nie ma żadnych prądów upływowych). Jest to równoległy obwód RL w tym punkcie, który wymaga nieskończonego czasu, aby prąd cewki spadł dokładnie do zera. Nawet w świecie praktycznym jest czas, kiedy napięcie na cewce jest niezerowe, ale styki przekaźnika stają się otwarte ... logiczne „0” z niezerowym napięciem.
Elliot Alderson