Jak umieścić kondensator odsprzęgający w czterowarstwowej płytce drukowanej?

Przeszukałem dokument technologiczny dotyczący umieszczenia kondensatorów odsprzęgających, a główny pomysł pokazano na poniższym obrazku:

Myślę, że to rozsądne, ale czy muszę umieścić kondensator odsprzęgający i MCU w tej samej warstwie? umieszczanie innych urządzeń nie jest dla mnie wygodne. Więc zdecydowałem się umieścić kondensator odsprzęgający w dolnej warstwie

Moja płytka drukowana jest czterowarstwowa (sygnał-moc-sygnał gnd), a kiedy podzielę warstwy mocy i gnd, dwa przelotki zbliżające się do pinów MCU na powyższym obrazie nie zostaną uwzględnione w sieci mocy i warstwy gnd. Czy ma taką samą dobrą wydajność, jak przypadek f na zdjęciu pierwszym? Czy w tym przypadku muszę wziąć indukcyjność przelotek?

Jest to złożony problem do przeanalizowania, a wiele jego części jest ważnych tylko wtedy, gdy napotkasz problem z określoną częstotliwością na określonym produkcie, którego nikt nie wie, jak rozwiązać.

Chociaż ta odpowiedź jest swego rodzaju punktem pobocznym, odnosi się do niektórych założeń. Mówimy o kołpakach obejściowych, które dotyczą jedynie szumu o wysokiej częstotliwości, a nie dużych poborów mocy. Hałas o wysokiej częstotliwości najlepiej radzić sobie z monolitycznymi ceramicznymi nasadkami (ESR nie stanowi większego problemu, ponieważ jest to tylko minimalna możliwa do uzyskania impedancja). Większe strumienie mocy wymagają większych nakładek tantalu. Zobacz częstotliwość tutaj:

Możesz wykorzystać SFR (częstotliwość rezonansowa) na swoją korzyść. Jeśli masz problem z powiedzeniem, że zegar 1GHz przecieka, możesz zacząć od dodania kolejnej czapki obejściowej, która jest rezonansowa nieco wyższa niż 1 Ghz. 0402 10pF (z doświadczenia, a nie z wykresu) są dość samo rezonansowe wokół 1 GHz.

To jednak tylko część historii. Co dzieje się na wyższych częstotliwościach? Zamontowana indukcyjność odgrywa pewną rolę i tam też układ wchodzi w grę między warstwami na płycie. Na przykład warstwa mocy i warstwa uziemienia na płycie z nasadką SMD ma następujący zamontowany model pętli indukcyjnej - pokazany na czerwono:

Na przykładzie 2 płaszczyzn (moc / gnd) we FR4 widać, że przy wysokich częstotliwościach nawet montaż kondensatora może mieć duże znaczenie. Czarny ślad jest bez czapki. Niebieski i czerwony pokazują dwie różne topologie montażowe, które pokazują różne indukcyjności montażowe.

Antyrezonanse mogą powodować więcej problemów przy wysokich prędkościach. I możesz myśleć, że nie obchodzi Cię szum 1 GHz, ale FCC może, a jeśli chcesz czystych krawędzi na cyfrowych sygnałach 500 MHz, będziesz potrzebował dużo harmonicznych dla tej fali prostokątnej. Na przykład zegar 100 MHz, aby uzyskać czas narastania 0,5 nS, potrzebuje harmonicznej co najmniej 900 MHz.

A co z samym pakietem? Masz sterowniki wyjściowe, piny wejściowe, przewody łączące, piny uziemienia, piny zasilania ... (FYI ECB = PCB)

Pełny model wyglądałby mniej więcej tak (w tym efekty sprzęgania krzyżowego). Płaszczyzna wnęki jest tam, gdzie byłaby reprezentowana matryca. (Zignoruj ​​część z ekwiwalentem L + R dla pakietu Bypass Cap - ten bit dla ic związany z jakimś obwodnicą na pokładzie, co nie jest prawdą w przypadku tego pytania).

Za pomocą sond mikrofalowych, analizatora sieci wysokiej częstotliwości i specjalnych urządzeń do kalibracji TDR można oszacować wpływ pakietu zarówno pod względem płaszczyzn mocy / uziemienia, jak i sprzężenia krzyżowego.

Teraz mamy jeszcze pytanie, gdzie umieścić czapkę. Znalazłem fajny artykuł Howarda Johnsona, który pokazuje, jak zrobić model systemu oraz jak go przeanalizować i zmierzyć. Oto przykładowy układ i sposób patrzenia na każdą część i jej optymalizacji.

Niestety prezentacja nie obejmuje konkretnego przypadku IC na przelotki lub IC na przelotki. Możesz grać z modelem i zobaczyć, który zapewnia więcej obejści, ale pamiętaj o efektach ograniczenia i sprzężeniu mocy z płaszczyzną uziemienia. Założę się, jeśli chip jest twoim źródłem szumu, minimalizując indukcyjność między matrycą a nasadką, zapewni najlepsze wyniki, zakładając, że przelotki dla nasadki są również bliskie i symetryczne jak Przypadek F.

EDYCJA: Przyszło mi do głowy, że powinienem podsumować wszystkie te informacje. Z dyskusji wynika, że ​​istnieje wiele aspektów pracy o wysokiej częstotliwości, które wymagają starannego rozważenia:

• wybrany rodzaj kondensatora (wielkość opakowania, materiał i wartość)
• pojemność i antyrezonans samej płaszczyzny uziemienia mocy
• indukcyjność montażowa kondensatorów (istnieją specjalne pakiety czapek wysokiej częstotliwości SMD, takie jak ICD / X2Y)
• projekty cyfrowe wymagają zaskakującej ilości harmonicznych wysokiej częstotliwości
• Rodzaj opakowania IC
• wreszcie układ

$L_2=L_4=0$$L_1=L_3=minimum$

$L_2=L_4\ne0$$L_1=L_3=small$

Ponadto model ten pokazuje, dlaczego układ powinien być możliwie symetryczny, aby korek bypassu był najbardziej skuteczny w celu zmniejszenia zarówno odbicia od ziemi, jak i skoków zasilania, utrzymując ścieżki gruntu i ścieżki zasilania możliwie jak najbardziej podobne.

Twoim celem w umieszczeniu kondensatora jest zmniejszenie impedancji AC szyn zasilających. Chcesz zrobić wszystkie te rzeczy:

• zminimalizować opór
• zminimalizować indukcyjność
• zmaksymalizować pojemność

Zakładając, że długości śladowe są stosunkowo krótkie i grube, rezystancja będzie nieznaczna w stosunku do indukcyjności. Zwiększenie pojemności jest łatwe. Najtrudniejsze jest minimalizowanie indukcyjności.

Dokładne obliczanie indukcyjności jest skomplikowane, ale istnieje prosta zasada: indukcyjność jest proporcjonalna do obszaru zamkniętego przez pętlę, w której płynie prąd. Ponieważ przy wysokich częstotliwościach indukcyjność (a nie rezystancja) szyn zasilających jest bardziej znaczącą impedancją, Twoim celem jest upewnienie się, że indukcyjność przez nasadkę odsprzęgającą jest niższa niż indukcyjność przez wszystko inne. Idealnie, z dużym marginesem, ponieważ zasadniczo tworzysz filtr, który tłumi szumy o wysokiej częstotliwości generowane przez układ scalony do szyn zasilających.

^{symulacja tego obwodu - Schemat utworzony za pomocą CircuitLab}

Jeśli umieścisz C1 na dole, dodasz więcej indukcyjności do L3, wymagając, aby prąd szumu przepływał przez przelotki. Jest gorzej niż na górze, ale czy jest wystarczająco dobry? Będzie to zależeć od twojej aplikacji i tego, ile hałasu możesz tolerować.

Jeśli masz mieć cztery przelotki jak w proponowanym układzie, lepiej byłoby, gdyby wszystkie cztery były podłączone do płaszczyzn mocy. Umieść je tak blisko padów, jak to tylko możliwe, tak aby nawet nie potrzebujesz śladów, aby je połączyć. To zminimalizuje ogólną indukcyjność. Nie musisz się martwić, że prądy szumowe przekroczą kondensator. Indukcyjność szyn zasilających (L2) zmusi do tego prąd o wysokiej częstotliwości, ponieważ szyny są o wiele większe i mają o wiele większy obszar pętli. Zamiast tego skup się na minimalizacji indukcyjności kondensatora (L1, L3).

Pamiętaj również, że chociaż zwiększenie L2 poprawiłoby filtr, jeśli zrobisz to, przesuwając przelotki łączące kondensator z oddalonymi płaszczyznami zasilania (jak w twoim przykładzie F), robisz to poprzez włączenie anteny pętlowej w twój układ. To da ci gorszą wydajność EMI i gorsze odbicie od podłoża. Jeśli musisz tutaj dodać impedancję, użyj rezystora lub induktora o niskim wycieku. Rzadko wydaje mi się, że jest to konieczne: sprawdź jakiś bardzo szybki układ, taki jak płyta główna komputera wokół procesora, a nie znajdziesz L2 lub R2 poza tym, co jest nieuniknione i nieodłączne dla układu. Jeśli zamierzasz dodać kolejny komponent, dlaczego nie dodać kolejnego kondensatora odsprzęgającego, który podwoi pojemność i zmniejszy o połowę niepożądane indukcyjności?

Ładunki elektryczne przepływają wieloma ścieżkami.

Staram się wyobrazić sobie drogę, którą elektrony pokonują za każdym razem, gdy układ ciągnie impuls mocy przez parę pinów mocy - jeden dodatni, drugi GND. Dla każdego kondensatora na całej płycie elektrony przemieszczają się w zamkniętej ścieżce (obwodzie) od tego kondensatora przez pewną ścieżkę do jednego styku zasilania, a drugi styk zasilania z powrotem do tego samego kondensatora.

Całkowita powierzchnia pętli zamkniętej ścieżki jest proporcjonalna do jej indukcyjności.

Ścieżki o mniejszej impedancji automatycznie przenoszą więcej ładunków. Dopóki podasz przynajmniej jedną ścieżkę o niskiej impedancji, ładunki będą z niej automatycznie korzystać.

Jeśli ta ścieżka zawiera jakiś szeroki przewodnik, taki jak płaszczyzna uziemienia, istnieje wiele możliwych ścieżek przez tę płaszczyznę. Na początku impulsu ładunki automatycznie wykorzystają jakąkolwiek konkretną ścieżkę przez ten przewodnik, aby zminimalizować obszar pętli i zminimalizować indukcyjność - to dobrze.

Miałem jedną płytkę drukowaną, na której kondensatory ADC znajdowały się po przeciwnej stronie płytki niż ADC. Zmierzyłem znacznie mniej hałasu po zdjęciu tych kondensatorów i zatkaniu dodanych kondensatorów do styków zasilania ADC po tej samej stronie płytki. Rozumiem, że poprawa wynika całkowicie z wyeliminowania indukcyjności poprzez.

dwa przelotki zbliżające się do pinów MCU na powyższym zdjęciu nie zostaną uwzględnione w sieci mocy i warstwie gnd.

Wydaje się, że są 4 przypadki.

1. Kondensator znajduje się na stykach zasilania układu scalonego po tej samej stronie płytki. Pętla przechodzi od kondensatora, w jednym styku zasilania, na drugim styku zasilania, z powrotem do kondensatora. W przypadku większości układów zapewnia to najmniejszą powierzchnię pętli, minimalizując indukcyjność.
2. Kondensator znajduje się po przeciwnej stronie płytki, a 4 przelotki między nim a układem są podłączone do płaszczyzny zasilania i GND. Pętla biegnie od kondensatora przez równolegle 2 przelotki, w jednym bolcu zasilającym, przez drugi bolec zasilający, przez pozostałe 2 przelotki równolegle, z powrotem do kondensatora.
3. Kondensator znajduje się po przeciwnej stronie płytki, a 2 przelotki między nim a układem są podłączone do płaszczyzny zasilania i GND. Pętla przechodzi od kondensatora, przez jeden przez, w jednym styku zasilania, przez drugi styk zasilania, przez drugi, z powrotem do kondensatora.
4. Kondensator znajduje się po przeciwnej stronie płytki, a 2 przelotki między nim a układem są starannie odizolowane od płaszczyzny zasilania i GND. 2 inne przelotki łączą kondensator z płaszczyznami zasilania i GND. Izolowanie przelotek, aby nie łączyły się z energią lub samolotami GND, może jedynie zwiększyć całkowitą impedancję sieci, co pogorszy odbicie ziemi - nie widzę żadnego powodu, aby to zrobić.

(2) i (4) mają przelotki ułożone dokładnie w tych samych miejscach, zajmując dokładnie to samo miejsce.

Niektóre szybkie urządzenia cyfrowe i niektóre precyzyjne urządzenia analogowe wymagają użycia (1) - inne opcje w ogóle nie będą działać. Takie urządzenia zwykle wyraźnie wspominają o tym w karcie danych.

Niektóre urządzenia będą działać poprawnie z opcjami (2) lub (3). Mają gorsze odbicia od ziemi i gorsze EMI / RFI / EMC, ale jeśli wynik jest nadal znacznie poniżej limitów FCC i działa odpowiednio, może być warto, aby uprościć routing.

EDYTOWAĆ:

Stevan Dobrasevic. „Freescale Semiconductor AN2127 / D: Wytyczne EMC dla samochodowych układów napędowych opartych na MPC500” na „Rysunek 2 Aplikacja do dwustronnego umieszczania komponentów MPC55x” zaleca przypadek 2: kondensatory po przeciwnej stronie płytki od procesora, z procesorem i kondensatory połączone bezpośrednio z płaszczyznami dodatnimi i GND z wieloma przelotkami.

Oddzielenie jest jednym z najmniej zrozumiałych tematów w inżynierii.

„Unikanie hałasu na płytce drukowanej” zawiera kilka wskazówek na temat unikania hałasu na płytce drukowanej. W szczególności, „podział i układ płytki z mieszanym sygnałem” Henry'ego W. Ott'a pokazuje dokładnie, gdzie znajdują się „prądy szumowe”, wyjaśnia, dlaczego staranne izolowanie uziemienia czasami poprawia sytuację i jak naprawić rzeczywisty problem (i podłączyć wszystkie uziemienia razem, aby stworzyć jedną solidną płaszczyznę uziemienia) są najlepsze. Ostrożne izolowanie przelotu (lub dowolnej innej części płaszczyzny GND) od płaszczyzny GND przynosi efekt przeciwny do zamierzonego.

Albo (a) ta ścieżka jest ścieżką minimalnej indukcyjności i nie ma znaczenia, czy ostrożnie izolujesz ją poprzez GND, czy nie - większość z nich podróżuje tą samą ścieżką, niezależnie od tego, czy jest połączenie z GND, czy nie. Lub (b) istnieje inna ścieżka, która ma mniejszą powierzchnię pętli, a zatem mniejszą indukcyjność, w którym to przypadku ostrożne odizolowanie tego poprzez GND pogorszy tę indukcyjność (większą) i pogorszy EMC / EMI / RFI.

Umieszczenie kondensatora odsprzęgającego, kilka rzeczy:

1. Musi być fizycznie jak najbliżej styku zasilania układu scalonego.
2. Ślady łączące dekap z przelotkami PWR i GND muszą być grube i możliwie krótkie.
3. Następnie pojawia się pytanie, czy należy umieścić na TOP, czy na DOLNYM? odpowiedzią jest, że decap musi być umieszczony blisko płaszczyzny mocy, aby można było łatwo dotknąć mocy dostarczanej do układu scalonego. Przykład: jeśli warstwa 2 od góry to płaszczyzna mocy, umieść IC na warstwie TOP, jeśli warstwa 3 to płaszczyzna mocy od góry, umieść IC na dolnej warstwie. Ten punkt jest ważny tylko w przypadku asymetrycznego ustawiania w stos, ponieważ obszar pętli pozostaje taki sam dla symetrycznych stosów.
4. Ponieważ decaps działają również jako zbiornik do przechowywania ładunku, kondensatory o mniejszej wartości ESR (efektywnej rezystancji szeregowej), takie jak Tantal SMD, zapewniają lepszą wydajność niż w przypadku otworów przelotowych.