Pytania oznaczone «hdl»

Przeglądałem kilka stron internetowych producenta ASIC, ale nie znalazłem rzeczywistej liczby. Zakładam, że powstanie stałego kosztu związanego z tworzeniem masek i taki będzie kosztować jednostkę. Uwaga: że tak naprawdę nie chcę mieć ASICa, jestem po prostu

VHDL i Verilog to HDL dnia. Jakie są zalety dla kogoś, kto w ogóle nie ma doświadczenia z

Mam pewne doświadczenie z pakietami narzędzi FPGA / HDL, takimi jak Xilinx ISE, Lattice Diamond itp. Ogólny przepływ pracy polega na pisaniu Verilog / VHDL, symulacji, testowaniu, a następnie programowaniu FPGA. Słyszałem, że kilka osób mówi, że projekt ASIC jest zupełnie inny. Jakie zestawy...

Czy możesz polecić czytelną i edukacyjną implementację procesora w VHDL lub Verilog? Najlepiej coś dobrze udokumentowanego. PS Wiem, że mogę na to patrzeć opencores, ale jestem szczególnie zainteresowany rzeczami, na które ludzie naprawdę patrzyli i byli interesujący. PS2. Przepraszam za...

Jestem zainteresowany nauką VHDL i Verilog. Zastanawiałem się, czy jest dla nich jakieś darmowe

Zbudowałem licznik mod-16, a wynikiem wyjściowym jest INTEGER (wszystkie przykłady, które widziałem, użyły INTEGER). Zbudowałem dekoder szesnastkowy na 7-segmentowy, a jego wejściem jest STD_LOGIC_VECTOR (napisałem to w ten sposób, ponieważ łatwo było zmapować tabelę prawdy). Chciałbym podłączyć...

Zablokowana . To pytanie i odpowiedzi są zablokowane, ponieważ pytanie jest nie na temat, ale ma znaczenie historyczne. Obecnie nie akceptuje nowych odpowiedzi ani interakcji. Szukam czegoś, z czym mogę się bawić, ale nie wydać za dużo. Nie przysługuje mi zniżka...

Zastanawiam się, jaka jest różnica między komponentem a bytem. Chciałbym wiedzieć, w których przypadkach lepiej jest używać komponentów zamiast encji. Dziękuję

W tym semestrze mam kurs projektowania cyfrowego i po prostu to uwielbiam. Teraz wiem, że większość pracy w systemie wbudowanym i projektowaniu cyfrowym jest wykonywana najpierw na symulatorach komputerowych, a następnie realizowana za pomocą oprogramowania sprzętowego. Zastanawiałem się więc, jak...

Widziałem ładne pytanie do wywiadu dla VHDL - zbuduj system, który odbiera liczbę i wykrywa, czy można ją podzielić przez 5 bez reszty. Próbowałem rozwiązać to za pomocą automatu stanów (przypuszczam, że nie chcą, abyś używał modów lub remów ) i chociaż odniosłem początkowy sukces (liczby takie jak...

Jaka jest główna różnica między RTL a HDL? Szczerze mówiąc, szukałem / przeglądałem go, ale ludzie są podzieleni w swoich opiniach. Pamiętam jedno powiedzenie, że HDL jest językiem komputerowym używanym do opisywania obwodu cyfrowego, a kiedy można go zsyntetyzować, uważa się go za...

Wydaje się, że świat zdecydował, że std_logic(i std_logic_vector) jest domyślnym sposobem reprezentowania bitów w VHDL. Alternatywą byłoby std_ulogic, która nie została rozwiązana. Zaskakuje mnie to, ponieważ zwykle nie opisujesz autobusu , więc nie chcesz wielu kierowców i nie musisz rozpoznawać...

Czytałem gdzieś, że zły kod VHDL może prowadzić do uszkodzenia FPGA. Czy możliwe jest uszkodzenie FPGA za pomocą kodu VHDL? Jakie warunki to spowodują i jakie są najgorsze

Mój kompilator narzeka na wywnioskowane zatrzaski w moich pętlach kombinatorycznych ( always @(*)w Verilog). Powiedziano mi również, że najlepiej unikać wywnioskowanych zatrzasków. Co dokładnie jest nie tak z wnioskowanymi zatrzaskami? Z pewnością ułatwiają pisanie pętli...

Muszę studiować VHDL od 0 i chciałbym mieć opcję działającą pod jądrem Linux zamiast NT / Windows: jakieś wskazówki? Mogę również docenić dobre linki dla dobrych zasobów VHDL dla początkujących,

Obecnie jestem w trakcie projektowania prostego procesora w VHDL przy użyciu Xilinx ISE i ISIM. Część projektowa idzie wyjątkowo dobrze, ale nie mogę znaleźć sposobu, aby przeprowadzić weryfikację w spójny sposób. Obecnie mam stanowisko testowe VHDL, które aktualizuję, aby przetestować funkcję,...

Tytuł podsumowuje moje pytanie: czy są jakieś natywne środowiska Mac OS X do rozpoczęcia pracy z VHDL /

Jestem trochę zdezorientowany, jeśli powinienem używać liczb całkowitych w VHDL do sygnałów syntezy i portów itp. Używam std_logic w portach najwyższym poziomie, ale wewnętrznie I został za pomocą liczb całkowitych dystansowych wszędzie. Natknąłem się jednak na kilka odniesień do osób, które...

Jestem studentem EE i mogę pisać [co najmniej proste] programy w większej liczbie języków niż mam palce. Właśnie zacząłem uczyć się VHDL i zastanawiałem się, jaki byłby dobry projekt, aby naprawdę poznać język i odpowiednie narzędzia? Mam problem z wymyśleniem takiego, ponieważ jest to dla mnie...

Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż...