VHDL czy Verilog? [Zamknięte]
VHDL i Verilog to HDL dnia. Jakie są zalety dla kogoś, kto w ogóle nie ma doświadczenia z
93
Verilog to język opisu sprzętu (HDL) używany do modelowania systemów elektronicznych. Jest najczęściej używany w projektowaniu, weryfikacji i implementacji cyfrowych układów logicznych. W razie potrzeby oznacz również tagiem [fpga], [asic] lub [weryfikacja]. Odpowiedzi na wiele pytań firmy Verilog są specyficzne dla celu.
VHDL i Verilog to HDL dnia. Jakie są zalety dla kogoś, kto w ogóle nie ma doświadczenia z
Mam pewne doświadczenie z pakietami narzędzi FPGA / HDL, takimi jak Xilinx ISE, Lattice Diamond itp. Ogólny przepływ pracy polega na pisaniu Verilog / VHDL, symulacji, testowaniu, a następnie programowaniu FPGA. Słyszałem, że kilka osób mówi, że projekt ASIC jest zupełnie inny. Jakie zestawy...
Mieliśmy bardzo krótki kurs FPGA / Verilog na uniwersytecie (5 lat temu) i zawsze używaliśmy zegarów wszędzie. Zaczynam ponownie od FPGA jako hobby i nie mogę przestać się zastanawiać nad tymi zegarami. Czy są absolutnie wymagane, czy też konstrukcja oparta na FPGA może być całkowicie...
Czy możesz polecić czytelną i edukacyjną implementację procesora w VHDL lub Verilog? Najlepiej coś dobrze udokumentowanego. PS Wiem, że mogę na to patrzeć opencores, ale jestem szczególnie zainteresowany rzeczami, na które ludzie naprawdę patrzyli i byli interesujący. PS2. Przepraszam za...
Jestem zainteresowany nauką VHDL i Verilog. Zastanawiałem się, czy jest dla nich jakieś darmowe
W tym semestrze mam kurs projektowania cyfrowego i po prostu to uwielbiam. Teraz wiem, że większość pracy w systemie wbudowanym i projektowaniu cyfrowym jest wykonywana najpierw na symulatorach komputerowych, a następnie realizowana za pomocą oprogramowania sprzętowego. Zastanawiałem się więc, jak...
Ponieważ asynchroniczna komunikacja szeregowa jest obecnie szeroko rozpowszechniona wśród urządzeń elektronicznych, uważam, że wielu z nas od czasu do czasu napotyka takie pytanie. Rozważ urządzenie elektroniczne Di komputer PCpodłączony do linii szeregowej (RS-232 lub podobny) i wymagane do...
Mój kompilator narzeka na wywnioskowane zatrzaski w moich pętlach kombinatorycznych ( always @(*)w Verilog). Powiedziano mi również, że najlepiej unikać wywnioskowanych zatrzasków. Co dokładnie jest nie tak z wnioskowanymi zatrzaskami? Z pewnością ułatwiają pisanie pętli...
Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż...
Czytałem tę stronę http://www.asic-world.com/verilog/verilog_one_day3.html, kiedy natrafiłem na następujące: Zwykle musimy resetować przerzutniki, więc za każdym razem, gdy zegar dokonuje przejścia z 0 do 1 (pozowanie), sprawdzamy, czy reset jest potwierdzony (reset synchroniczny), a następnie...
Każdy podręcznik, który widziałem, ma duży wpływ na to, że testowanie i weryfikacja to dwie różne koncepcje. Jednak żadne z nich nie zapewnia wyraźnego (lub wystarczająco jasnego dla mnie) rozróżnienia. Aby przedstawić kontekst, jestem zainteresowany weryfikacją cyfrowych projektów sprzętowych...
Przeglądam przypadek testowy Verilog i znalazłem oświadczenie assign XYZ = PQR_AR[44*8 +: 64]; Co oznacza operator „+:”. Próbowałem znaleźć to w Google, ale nie otrzymałem żadnej odpowiedniej
Powiedzmy, że otrzymałem wektor wire large_bus[63:0]o szerokości 64. Jak mogę XOR razem przesłać poszczególne sygnały bez zapisywania ich wszystkich: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Szczególnie mnie to interesuje w przypadku wektorów, w których szerokość...
Nie mam absolutnie żadnego doświadczenia w programowaniu logiki, używam głównie mikrokontrolerów w swoich projektach, ale ostatnio musiałem pracować z wideo, a mikrokontroler jest po prostu zbyt wolny dla tego, czego potrzebowałem, więc zacząłem grać z CPLD. Udało mi się uzyskać dobre wyniki z...
Pochodzę ze środowiska programistycznego i nie przesadzam ze sprzętem lub oprogramowaniem układowym (co najwyżej trochę elektroniki i Arduino). Jaka jest motywacja do używania języków opisu sprzętu (HDL), takich jak Verilog i VHDL, zamiast języków programowania, takich jak C lub niektóre...
Rozważ wyrażenie takie jak: assign x = func(A) ^ func(B); gdzie wyjście func ma szerokość 32 bitów, a x jest drutem o długości 16 bitów. Chcę przypisać tylko najniższe 16 bitów wynikowego xor. Wiem, że powyższy kod już to robi, ale generuje również ostrzeżenie. „Oczywiste” podejście nie...
Zablokowana . To pytanie i odpowiedzi są zablokowane, ponieważ pytanie jest nie na temat, ale ma znaczenie historyczne. Obecnie nie akceptuje nowych odpowiedzi ani interakcji. Mam dwa tygodnie do ukończenia mojego pierwszego kursu college'u z projektowania cyfrowego i...
W przypadku oprogramowania książka Wzory projektowe to zestaw wzorców do wykonywania typowych czynności w oprogramowaniu i daje specjalistom ds. Oprogramowania wspólną terminologię do opisania niektórych składników, które muszą stworzyć. Czy istnieje taka książka lub zasób do syntezowalnego RTL...
Analizuję kod verilog i znalazłem coś podobnego wire z = |a & b; podczas symulacji kod zachowuje się tak samo wire z = a & b; więc zastanawiałem się, jakie jest znaczenie |symbolu (fajki)? Czy ma to wpływ na symulację /
Zamknięte. To pytanie jest nie na temat . Obecnie nie przyjmuje odpowiedzi. Chcesz poprawić to pytanie? Zaktualizuj pytanie, aby było na temat wymiany stosu inżynierii elektrycznej. Zamknięte 5 lat temu . Istnieje wiele bezpłatnych symulatorów SPICE i...