Istnieje kilka pytań, które wspominają o różnicy między standardowymi procesami CMOS a produkcją pamięci DRAM:
Dlaczego mikrokontrolery mają tak mało pamięci RAM?
Jak integrują logikę z procesem DRAM podczas produkcji SDRAM?
Jakie dokładnie są te różnice, czy jest to w całości tajemnica handlowa? Chciałbym uzyskać szczegółową odpowiedź dla kogoś, kto ma ogólne zrozumienie procesu litograficznego na wysokim szczeblu.
Oto (nieco przestarzały) artykuł omawiający różnice: http://www.ece.neu.edu/faculty/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf
Zasadniczo sprowadza się do kilku ważnych różnic.
Prąd upływu. Tranzystory przejściowe dla komórek DRAM muszą charakteryzować się wyjątkowo niskim upływem, w przeciwnym razie prąd upływowy wpłynie na bit przechowywany w ogniwie tak szybko, że dane zostaną utracone między cyklami odświeżania. Jedną z zastosowanych technik jest polaryzacja podłoża - „masa” płytki jest utrzymywana przy niezerowym napięciu w celu zmiany wydajności tranzystora. Aby uzyskać logikę, podłoże powinno znajdować się przy 0 V, aby uzyskać najlepszą wydajność (najwyższą prędkość). Artykuł wskazuje, że zbudowanie pamięci DRAM w procesie logicznym 0,5 μm spowodowałoby cykl odświeżania 20 razy częściej niż byłoby to konieczne w przypadku procesu DRAM. Wyższa częstotliwość odświeżania spowoduje wzrost zużycia energii i może powodować opóźnienia w dostępie do pamięci.
Napięcia progowe. Wysokie napięcia progowe są wymagane w celu obniżenia prądu upływu. Jednak tranzystory o wysokim progu napięcia wolniej się przełączają, ponieważ napięcie wejściowe musi wzrosnąć wyżej, zanim tranzystor się przełączy, co wymaga więcej czasu. Napięcie progowe można regulować poprzez zastosowanie obciążenia podłoża lub zwiększenie stężenia domieszki. W artykule stwierdzono, że napięcia progowe procesu DRAM są o około 40% wyższe niż napięcia progowe procesu logicznego. Możliwe jest domieszkowanie różnych tranzystorów różnymi ilościami, ale zwiększa to złożoność procesu.
Połączenia na mikroukładach. Konstrukcje DRAM są bardzo regularne i wymagają wielu równoległych przewodów przy stosunkowo niewielkim przekroju. Projekty logiczne wymagają znacznie większej złożoności. W rezultacie procesy DRAM nie obsługują tylu warstw metali, co procesy logiczne. Powierzchnia pamięci DRAM jest również bardzo wyboista ze względu na konstrukcję komórek DRAM, ograniczając liczbę metalowych warstw, które można zastosować. Projekty logiczne są znacznie bardziej płaskie i stosuje się techniki planaryzacji (bardzo dokładne polerowanie) w celu spłaszczenia (planaryzacji) każdej warstwy przed zbudowaniem kolejnej warstwy na wierzchu. Procesy DRAM ogólnie obsługują około 4 warstw metalowych, podczas gdy procesy logiczne obsługują w górę od 7 lub 8. Obecny stan logiczny to 13 - 14 warstw metalowych.
Inne sprawy. Przeciek komórek DRAM musi być bardzo niski, aby utrzymać ładunek w kondensatorach ogniw. Kondensatory muszą być również bardzo wydajne pod względem powierzchni, co nie jest łatwe w przypadku kondensatorów na krzemie. Procesy DRAM wykorzystują raczej specjalistyczny proces do budowy kondensatorów, które nie są dostępne w zwykłych procesach logicznych.
TL; DR: Procesy DRAM wytwarzają wolną logikę, procesy logiczne wytwarzają nieszczelną pamięć DRAM. Główne różnice w procesach to liczba warstw metalu, domieszkowanie tranzystora, konstrukcja kondensatora i napięcie podłoża.