Dlaczego stara logika PMOS / NMOS wymagała wielu napięć, takich jak +5, -5 i +12 woltów? Na przykład stare procesory Intel 8080, stare pamięci DRAM itp.
Interesują mnie przyczyny na poziomie fizycznym / układu. Jaki był cel tych dodatkowych napięć?
Tak, to pytanie dotyczy rzeczy, które były używane 35 lat temu.
W 8080 zastosowano technologię tylko nMOS (brak CMOS = pMOS i nNMOS). Gdy używasz tylko urządzeń nMOS (lub pMOS), masz kilka możliwości zbudowania komórki inwertera logicznego (patrz rozdział 6.6 w tym dokumencie , moja odpowiedź bardzo zapożycza od tego źródła):
Tranzystor nMOS i rezystor podciągający. Proste, ale niezbyt dobre na układzie scalonym, ponieważ rezystor zajmie dużo miejsca na krzemie.
Tranzystor nMOS i drugi, nasycony tranzystor nMOS zamiast rezystora podciągającego. Nieźle, ale wysokie napięcie wyjściowe pozostanie o jedno napięcie progowe V GS, th poniżej napięcia zasilania. (Uwaga: V GS, th to napięcie między bramką FET a źródłem, które po prostu włączy FET.)
Tranzystor nMOS i drugi, nienasycony (= liniowy) tranzystor zamiast rezystora podciągającego. Wysokie napięcie wyjściowe waha się aż do V DD , ale wiąże się to z dodatkowym kosztem dodatkowego napięcia V GG z V GG > V DD + V GS, th . To jest powód dla szyny +12 V.
Tranzystor nMOS z drugim tranzystorem typu n zubożonym zamiast rezystora obciążenia. Nie jest wymagana dodatkowa szyna zasilająca, ale technologia jest bardziej zaawansowana, ponieważ na tym samym układzie muszą być wykonane dwa tranzystory z domieszką inaczej domieszkowaną.
Wygląda na to, że 8080 używa opcji nr 3.
Przyczyną ujemnej szyny (-5 V) może być stronniczość potrzebna do konfiguracji cascode. Zwiększyłoby to szybkość przełączania kosztem dodatkowej szyny zasilającej. Mogę tylko zgadywać tutaj, ponieważ nie znalazłem żadnych źródeł mówiących mi, że 8080 naprawdę używa etapów związanych z cascode. Pokrycie kodu byłoby inną historią; ta konfiguracja jest stosowana do wzmacniaczy liniowych, przełączników logicznych, translatorów poziomu lub przełączników mocy .
Oto przykład obwodu bramki „trybu wyczerpania” NMOS NAND, który znalazłem na (niemieckiej) Wikipedii:
Górny tranzystor jest używany w trybie wyczerpywania, aby zapewnić obciążenie zbliżone do źródła prądu i równoważące czasy narastania i opadania. Ze względu na wyższe napięcia progowe we wczesnej technologii MOS, konieczne może być zasilanie 12 V, aby zapewnić odpowiednie odchylenie dla bramki rezystora obciążenia. Zasilanie -5 V mogło zostać wykorzystane do odchylenia tylnych bramek (lub węzłów podłoża) wszystkich tranzystorów polowych w celu uzyskania ich w pożądanym reżimie działania.
Robię z tego odpowiedź na Wiki, ponieważ niektóre z moich wypowiedzi są raczej spekulacjami niż twardymi faktami i jestem pewien, że ktoś tutaj może mnie poprawić lub poprawić.
źródło
Kilka lat temu zaprojektowałem technologię 12 woltów NMOS. Wykorzystuje nasycone tranzystory n-kanałowe do podciągania. Jak opisał poprzedni autor (pozycja nr 2 w tej odpowiedzi ), ogranicza to napięcie wyjściowe do jednego Vt niższego niż VDD. Zasilanie 5 woltów służy do połączenia z TTL. Zasilanie -5 V służy do dociskania podłoża i doprowadzenia Vt do użytecznej wartości. Bez napięcia polaryzacji Vt wynosi około 0 V.
źródło
Krótka odpowiedź brzmi: musisz przestudiować układ obwodu odpowiedniego urządzenia, aby zobaczyć projekt, i na tej podstawie możesz dowiedzieć się, dlaczego.
Mam przeczucie, że konstrukcja wymaga połączenia z 5 V TTL, ale samo urządzenie nie będzie działać przy tym napięciu, dokładnie to, jak działa, wymaga odpowiedniego przykładu do zbadania.
Łatwiej to powiedzieć niż zrobić, ponieważ mogę znaleźć bardzo niewiele szczegółów w Internecie.
To, co znalazłem, to bogactwo informacji na temat 8008, który wyprzedza 8080 o kilka lat, ta informacja zawiera ... częściowy schemat, który można znaleźć tutaj.
http://www.8008chron.com/Intel_MSC-8_April_1975.pdf
Rozejrzyj się po stronach 29 i 30 (są to numery stron pdf, a nie ręczny skan skanowany), a nawet strona 5, jeśli chcesz zobaczyć, jak jest fizycznie zbudowana.
Więcej informacji znajdziesz tutaj.
http://www.8008chron.com/intellecMDS_schematic.pdf
Nie oczekuję za to żadnej nagrody, ponieważ nie odpowiedziałem bezpośrednio na pytanie, ale mam nadzieję, że skieruje cię to właściwą ścieżką.
źródło