Czy stosowanie tylko bramek NAND / NOR zwiększa opóźnienie obwodu?

Pamiętam, że uczenie się w szkole, że można skonstruować żadnej logicznej z wyłącznie NANDlub NORbramy.

Przede wszystkim zastanawiam się, czy tak właśnie się to robi: tj. Kiedy Intel wykonuje procesor, czy buduje wszystkie rejestry itp. Za pomocą NAND/ NORgates, czy może ma jakiś bardziej wymyślny sposób robienia rzeczy?

Po drugie, zastanawiam się, czy skonstruowanie wszystkiego w ten sposób zwiększa opóźnienie propagacji w porównaniu do obwodu wykonanego przy użyciu AND/ OR/ NOTgates.

Wiem, że kiedy używasz PMOS/ NMOSkonfiguracji do budowy bram, an ANDlub ORwychodzi jako 2 etapy, w przeciwieństwie do a NANDlub a, NORktóre są tylko 1. Ponieważ wiem, że możesz zrobić ANDz 2 kaskadowych NANDi OR2 kaskadowych NOR, wydaje się, że opóźnienie propagacji nie wzrosłoby, dopóki producenci używali zarówno NANDs, jak i NORs.

Czy ktoś ma wgląd w to wszystko, szczególnie w odniesieniu do tego, co naprawdę robi się na produkowanych układach scalonych?

Przede wszystkim zastanawiam się, czy tak właśnie się to robi: tj. Kiedy Intel wykonuje procesor, czy buduje wszystkie rejestry itp. Za pomocą NAND/ NORgates, czy może ma jakiś bardziej wymyślny sposób robienia rzeczy?

Rejestry nie są wykonane z bramek, najczęściej są to dedykowane obwody. Można je postrzegać jako wykonane za pomocą falowników ( NOT), ale tylko w pewnym stopniu.

W technologii CMOS, obwód everlogic oparta jest na przetwornicy: NORi NANDbramy są tylko przemienniki z wieloma wejściami ułożonych w sprytny sposób, w zasadzie. Tak więc bramy odwracające są szybsze niż te nieodwracające, które są tylko bramkami odwracającymi z NOTwyjściem.

Również w logice dynamicznej łatwiej jest kaskadować dwa odwracające się bloki niż NOTwszędzie stawiać bramy.

Weź pod uwagę, że w niektórych przypadkach obwód może być wykonany z oddzielnych bloków, więc może zaistnieć przypadek, w którym wyjście jest połączone przez jeden lub więcej falowników w celu buforowania.

Jest w tym jeszcze jedna zaleta: integracja . Posiadanie niewielkiej liczby różnych bramek pomaga w ułożeniu obwodu i ujednoliceniu wydajności. Często biblioteki zawierają bloki logiczne o różnych poziomach złożoności: tranzystor, bramka, operator lub wyższy.

Krótko mówiąc: tak, szybkie procesory przeważnie używają bramek odwracających.

Moją skłonnością do CMOS jest myślenie o podstawowym bloku konstrukcyjnym jako falowniku poprzedzonym dowolną kombinacją niezależnych bramek „i” i „lub” bez wzajemnych połączeń; wszystkie następujące funkcje:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

mają zasadniczo taki sam koszt krzemu, nawet jeśli tylko te dwie ostatnie mają nazwy. Próba skomponowania dwóch poprzednich funkcji za pomocą kombinacji bramek NAND lub NOR dałaby coś znacznie większego i wolniejszego niż bezpośrednia realizacja.