Umieszczenie kondensatorów obejściowych po osiągnięciu przez VCC układu scalonego

14

Mam pytanie dotyczące kondensatorów obejściowych i ich możliwych ustawień.

Projektuję coś, co mam nadzieję, że będzie dwustronną płytką drukowaną, która ma VCC i zdecydowaną większość linii danych po jednej stronie, przy czym większość drugiej strony jest płaszczyzną GND, do której może przejść pierwsza strona w razie potrzeby.

Znalazłem zdjęcie płytki drukowanej w Internecie, która robi podobne rzeczy, które chcę osiągnąć, czyli interfejs w większości części 3,3 V na płytce drukowanej zaprojektowanej do współpracy z hostem 5 V. Jako taki ma 3 układy scalone z rodziny SN74LVCH16245A do translacji poziomu sygnału z 5 V na 3,3 V i odwrotnie.

Odkryłem, że sposób, w jaki projektant zrobił kondensatory obejściowe, jest elegancki - wygląda na to, że pod układami scalonymi SN74LVCH16245A utworzono małą płaszczyznę VCC i że linie VCC na układach scalonych są połączone z tą płaszczyzną po przeciwnej stronie ich pinów , z kondensatorami obejściowymi, a następnie podłączonymi do styku po normalnej stronie, a następnie drugim połączeniem kondensatora obejściowego równo przez drugą stronę dla GND.

Narysowałem ramkę nad układami scalonymi SN74LVCH16245A na obrazku poniżej:

Mega Everdrive X5

Zrobiłem schemat tego, co według mnie dzieje się poniżej:

Przykład kondensatora obejściowego

Moje pytanie brzmi: czy można wstawić kondensatory obejściowe po tym, jak VCC na płytce drukowanej osiągnie styki VCC na IC? Pytam, ponieważ nigdy nie widziałem tak umieszczonych kondensatorów obejściowych ani nie radziłem, aby tak ustawiać. Na każdej ilustracji, którą widziałem, linia VCC zbliża się do pinu VCC na IC od normalnego kierunku, jak wszystkie inne linie danych. Kondensatory obejściowe znajdują się zawsze między przychodzącym VCC do styku a stykiem VCC na samym układzie scalonym, ale nigdy później, jak pokazano na poniższej ilustracji:

Zwykłe umieszczenie kondensatora obejściowego

Jeśli prawdą jest, że umieszczenie kondensatorów obejściowych w taki sposób jest w porządku, byłoby możliwe połączenie tego projektu z umieszczeniem kondensatorów obejściowych jako „mostków” nad sąsiednimi stykami danych układów scalonych, prawda? Jak na ilustracji poniżej?

wprowadź opis zdjęcia tutaj

Czy ktoś mógłby dać mi wgląd w to, czy jest to w porządku, lub czy mają lepszą sugestię, jak umieścić kondensatory obejściowe?

Dzięki!

Alister Smith
źródło
3
Uważaj na tworzenie pętli na ścieżce odsprzęgającej, które MOGĄ działać jako grzejniki (lub odbiorniki). | Impedancja od szpilki do wszystkich istotnych zlewów / źródeł ma znaczenie. Jak mówi Mattman944 ​​- czapka fizycznie po kołku jest OK - impedancja od czapki do szpilki, czapka do źródła ładowania, czapka do źródła (źródeł) szumu ma znaczenie. Podczas przesuwania ograniczenia otrzymujesz „sumę wektorów” ścieżek ochrony i ścieżek źródłowych. Pozycja elektryczna nie ma magii, o ile nie ma to znacznego wpływu na ogólne wyniki impedancji.
Russell McMahon

Odpowiedzi:

5

Ważne jest, aby mieć ścieżkę o niskiej indukcyjności między kondensatorem odsprzęgającym a stykiem układu scalonego. Każda indukcyjność zmniejsza efektywność pojemności. Umieszczenie kondensatora „po” śladzie zasilania oznacza, że ​​kondensator będzie musiał zostać naładowany za pomocą wyższej indukcyjności, ale nie rozumiem, dlaczego miałoby to mieć znaczenie.

Niska indukcyjność = krótkie i szerokie ślady. Naprawdę szeroki ślad pod IC ma dość niską indukcyjność, więc umieszczenie rozdzielaczy po lewej i prawej stronie IC na twoich schematach jest zwykle skuteczne. Wydaje się możliwe, że twoje alternatywy mogą być równie skuteczne, zakładając, że inne rzeczy nie były zagrożone.

Zauważ, że indukcyjność i kondensator tworzą obwód rezonansowy, filtr nie będzie działał przy częstotliwości rezonansowej. Dlatego projektanci często używają wielu wartości rozdzielaczy, aby rozwiązać ten problem. Jak 0,1 uF i 0,01 uF, lub w przypadku płyty o wysokiej częstotliwości, może 0,01 i 0,001 uF

Istnieją zaawansowane technologicznie (tj. Drogie) narzędzia do analizy skuteczności twojego oddzielenia. Nigdy ich osobiście nie używałem, pojawiły się po tym, jak sam przestałem projektować deski.

Mattman944
źródło
Ogólnie rzecz biorąc, wiele wartości rozdzielaczy nie jest dobrym pomysłem, chyba że dzieli je kilka trzy dekady (dostajesz denerwujące interakcje rezonansowe, w przeciwnym razie, które powodują pozostawienie częstotliwości lub trzech w zasadzie niefiltrowanych, Ott szczegółowo omawia to w Inżynierii kompatybilności elektromagnetycznej )
ThreePhaseEel
@ThreePhaseEel - Ciekawe, nie sądzę, że jest to moja stara wersja książki Ott'a, sprawdzę. Wziąłem kurs EMC od samego człowieka w latach 80., kiedy mój pracodawca płacił za przydatne kursy, później wszystko było bzdurą HR. Młodsze EE, które zrobiły dla mnie płyty, korzystały z narzędzi do modelowania w celu optymalizacji rozdzielaczy, co zwykle wiązało się z wieloma wartościami.
Mattman944
W obecnej książce jest to 11.4.3 / 11.4.4
ThreePhaseEel
1
RE: „Indukcyjność i kondensator tworzą obwód rezonansowy, filtr nie będzie działał przy częstotliwości rezonansowej”. To jest niepoprawne. Jest to rezonans szeregowy, a impedancja dochodzi do 0 przy częstotliwości rezonansowej, więc filtr będzie najbardziej skuteczny przy tej częstotliwości. Powyżej rezonansu cewka staje się dominująca, a impedancja rośnie. Możliwe jest również, że dwa równoległe kondensatory obejściowe mają „antyrezonans”, w którym pojemność jednego z nich jest równoległa rezonansowa z indukcyjnością drugiego, co powoduje bardzo wysoką impedancję. Ale w przypadku pojedynczego pułapu rezonans jest dobry.
Photon
@ThreePhaseEel, rada, powiedzmy, Murata, upewnia się, że równoległe kondensatory są oddalone o mniej niż dekadę, aby uniknąć antyrezonansu. Kiedy jest zbyt duża różnica wartości, możesz napotkać problemy.
Photon
3

Po zrozumieniu, jak wykonać kilka wykresów impedancji swojego układu, możesz zmienić indukcyjność śladową 0,5nH / mm i wybrać wartości maksymalne za pomocą s-parms lub ESR i obliczyć impedancję płaszczyzny mocy, czy nie.

Pamiętaj jednak, że rezonans zawsze będzie występował tam, gdzie najmniej tego chcesz. ( Prawo Murphy'ego)

wprowadź opis zdjęcia tutaj

Tony Stewart Sunnyskyguy EE75
źródło
@ Sunnysyguy Dziękujemy za udostępnienie wykresów rezonansowych. Ludzie muszą je zobaczyć, aby przypomnieć sobie sposób myślenia „to nie jest magia”.
analogsystemsrf
Tak, nie jest trudno to zasymulować. Tylko krzywa uczenia się o właściwościach geometrycznych i poszukiwanie parametrów s kondensatora odsprzęgającego. Kiedyś ślepo nakładaliśmy czapki na logikę, ale z marszczeniem SMPS i dodawaniem czapek „willy-nilly”, faktycznie można było go pogorszyć lub nie poprawić.
Tony Stewart Sunnyskyguy EE75
3

To nie ma znaczenia Nie myśl w kategoriach „prąd płynący do układu scalonego z zasilacza ładuje kondensator odsprzęgający w drodze do układu scalonego”. Nie jest to zgodne z żadnymi mechanicznymi analogiami, do których możemy być przyzwyczajeni, takimi jak zbiornik rezerwowy sprężarki powietrza, zbiorniki wodne lub pociągi zasilające.

Pomyśl o osobnej analizie obwodów AC i DC. W przypadku prądu stałego / niskiej częstotliwości zasilacz zasila kondensator. W warunkach prądu przemiennego / wysokich częstotliwości prawdziwy zasilacz to obwód otwarty, a skutecznym zasilaczem jest właściwie sam kondensator.

Istnieją dwa różne warianty obwodów, które pracują jeden na drugim, więc tak naprawdę liczy się minimalna odległość pętli między komponentem a kondensatorem. Ścieżka prądu stałego odświeżająca kondensator nie jest odtwarzana na ścieżce prądu zmiennego, którą kondensator faktycznie zasila. Prądy prądu stałego przepływające przez kondensator przed dotarciem do układu scalonego są nieistotne.

Jest to szczegółowo omówione w książce Henry Ott's Book Electromagnetic Compatibility Engineering w rozdziale 11.7

DKNguyen
źródło
2

Potem jest w porządku. Być może projektant PCB zastosował to podejście, aby zmniejszyć obszar pętli obejścia IC +. Mniejsze obszary pętli wymagają mniej energii do walki z (mniejszą) indukcyjnością.

Sprawdź kondensatory X2Y i dowiedz się, jak przepływ prądów przez sąsiednie przelotki PCB może zminimalizować indukcyjność i poprawić obejście.

Badasz kluczowy temat dla wierności linii danych wysokiej częstotliwości. Narysuj topologię 3_D (nie 2_D, ale 3_D) i sprawdź całkowitą objętość zamkniętą. Minimalizacja tej objętości jest kluczem do minimalnego magazynowania energii, a tym samym minimalnej indukcyjności.

analogsystemsrf
źródło
2
Hm, wątpię, czy to naprawdę objętość. Nadal powinien być powierzchnią nawet dla 3D. Na przykład para różnicowa skręcona spiralnie obejmuje objętość cylindra, ale indukcyjność jest wciąż niewielka, ponieważ pola przeciwne znoszą się.
jpa
1

Jeśli ogólnym celem jest niskie esr obejście. Zalecana jest pełnowymiarowa moc i płaszczyzna uziemienia, spowoduje to najniższy wynik ESR. Najważniejsze jest więc umieszczenie przelotek łączących zaślepki. Chcesz, aby vcc i gnd via znajdowały się jak najbliżej kondensatorów. A dla układów scalonych chcesz, aby przelotki były jak najbliżej padów. Taka konstrukcja zapewni najniższy poziom hałasu i najbardziej stabilny system.

Dlatego w przypadku pytania dotyczącego projektu dwuwarstwowego bardzo ostrożnie rozważa się routing wszystkiego. Zdecydowanie poleciłbym dodanie wewnętrznej mocy i płaszczyzny uziemienia. Jeśli nie możesz, rozważ polewanie gnd z jednej strony i zasilanie z drugiej, i zachowaj przestrzeń, aby leje pozostały połączone.

użytkownik850688
źródło
0

Tak czy inaczej jest w porządku, jedyną ważną rzeczą jest zbliżenie ich do szpilek.

Zastanowiłbym się bardziej, jeśli naprawdę chcesz dużego samolotu GND po jednej stronie płyty. GND traktujemy jak magiczne napięcie 0 V, które może zatopić nieskończone rzeczy. W rzeczywistości wszystkie połączenia GND muszą faktycznie przepływać przez tę płaszczyznę.

Oznacza to, że masz wiele napięć poruszających się po tej samej ścieżce. Twoja płaszczyzna GND będzie miała różne potencjały, które nie są równe 0 V. Nie zawsze jest to wielka sprawa, ale jeśli hałas jest czymś, o co się martwisz, z pewnością musisz na to spojrzeć.

Posiadanie izolowanych ścieżek powrotnych dla niektórych komponentów jest bardzo dobrym pomysłem.

hekete
źródło
„Oznacza to, że masz wiele napięć poruszających się tą samą ścieżką. Twoja płaszczyzna GND będzie miała różne potencjały, które nie są równe 0 V. ” Ale biorąc pod uwagę, że ma bardzo niską rezystancję, czy nie powinien mieć wszędzie takiego samego napięcia? Oczywiście w przypadku bardzo dokładnych obwodów analogowych „prawie” może nie być wystarczająco dobre.
Michael