Jak powinienem trasować linie SPI?

17

Na moim schemacie mam 4 urządzenia SPI do połączenia. Mam zamiar obsługiwać SPI do 8 MHz. Czy powinienem martwić się instalacją rezystorów tłumiących? rezystory terminacji źródła? Czy powinienem kierować je w formacji gwiazdowej, czy seryjnie? Czy dodanie wielu przelotek szkodzi integralności sygnału?

Muszę też dodać, że urządzenia te są dość blisko siebie, w odległości do 25 mm od siebie.

spi pcb-design cksa361
źródło

Odpowiedzi:

11

Z punktu widzenia integralności sygnału, taktowanie 8MHz nie jest tak szybkie, więc prawdopodobnie można uniknąć dowolnego rozsądnego układu. Możesz chcieć dołączyć do układu rezystory zakończeniowe. Jeśli ich nie potrzebujesz, możesz po prostu zainstalować rezystory 0 omów, a następnie pominąć je w następnej wersji. Rozłożyłbym (gwiazda kontra serial) czymkolwiek, co daje ci ściślejszy układ (np. Krótsze ślady). Stuby są uważane za złą rzecz dla układu o dużej prędkości, więc wybrałbym jeden lub drugi i nie miałem schematu, w którym niektóre części są ze sobą powiązane szeregowo, a inne są od tego rozgałęzione. Układając szeregowo, trzymaj odcinki od głównych linii tak krótkie, jak to możliwe. Dodanie przelotek szkodzi integralności sygnału, ale jak wspomniałem, najprawdopodobniej masz tak duży budżet czasowy przy 8 MHz, że to nie ma znaczenia. Drugie pytanie brzmi: czy masz płaszczyznę uziemienia i mocy? Jeśli tak, chcesz zachować sygnały odnoszące się do tej samej płaszczyzny (np. Nie uruchamiaj śladu SCLK po jednej stronie płytki odniesionej do płaszczyzny uziemienia, a następnie przez drugą stronę i biegnij przez chwilę odnosząc się do mocy samolot). Prawdopodobnie będziesz musiał martwić się tutaj problemami z EMC na długo, zanim będziesz musiał martwić się problemami z integralnością sygnału, ale EMC może nie stanowić problemu dla twojego projektu.

bt2
źródło
3
Częstotliwość taktowania nie ma tak naprawdę znaczenia. Czas narastania i opadania zboczy decyduje o integralności sygnału i obawach dotyczących kompatybilności elektromagnetycznej. Jeśli nie używasz kontroli prędkości narastania i używasz transiwera, który może działać znacznie szybciej niż 8 MHz, powiedzmy, że może 50 MHz, możesz mieć całą integralność sygnału i problemy EMC, które miałbyś przy 50 MHz, mimo że częstotliwość taktowania magistrali jest znacznie niższa. Częstym sposobem na poradzenie sobie z tym jest użycie transiwera z pewnym poziomem kontroli prędkości narastania lub użycie zewnętrznych komponentów w celu spowolnienia czasu narastania / opadania.
Mark
2
@Mark, Czas narastania powoduje problemy EMC, ale niekoniecznie problemy z integralnością. Budżet taktowania jest tak duży przy 8 MHz, że możesz mieć wszystkie rodzaje problemów EMC bez żadnych problemów z integralnością sygnału, ponieważ sygnały będą stabilne, zanim zegar zatrzaśnie dane. Domyślam się, że ma tutaj prawie 20ns marginesu. Oczywiście, jeśli problem jest tak poważny, że zegar jest podwójnie zatrzaśnięty lub coś w tym stylu, może mieć problemy, ale to nieprawda. Przy wyższych częstotliwościach terminacja i układ stają się znacznie ważniejsze dla integralności, ale większość ludzi nawet o tym nie myśli w przypadku SPI
bt2
2
Ogólnie, dlaczego (w 4-warstwowej płytce drukowanej z uziemieniem i płaszczyzną zasilania) migracja z jednej strony płytki na drugą, przez tę przyczynę zmiana odniesienia z płaszczyzny uziemienia na zasilacz może powodować zakłócenia elektromagnetyczne?
mohammadsdtmnd
5

To zależy od szybkości krawędzi. Jeśli napędza go szybki układ ogólnego przeznaczenia, np. FPGA, możesz się tym przejmować. Ale przy 25 mm wszystko jest w porządku, chyba że czas narastania jest tak szybki.

Jak powiedział @ bt2, przelotki szkodziły integralności sygnału, ale nie martwiłbym się tym z tej odległości.

Brian Carlton
źródło