Kiedy muszę użyć układu IC bufora zegara?

Projektuję obwód i płytkę drukowaną do sterowania 7 przetwornikami cyfrowo-analogowymi z układu FPGA. (DAC to AD9762 )

Czy można sterować wejściami zegara na wszystkich 7 przetwornikach cyfrowo-analogowych za pomocą pojedynczego wyjścia zegarowego (z pinu wyjściowego PLL) układu FPGA? Czy to przepis na katastrofę?

Będzie to zegar jednokierunkowy o max. freq. 125 MHz.

Czy powinienem używać bufora zegara do buforowania zegara przed każdym wejściem zegara DAC?

Jeśli tak, to czy jest to dobry bufor zegara? ( NB3N551 )

Czy jest lepszy, którego mogę użyć?

Edycja: Przepraszam, powinienem wspomnieć: Wszystkie przetworniki cyfrowo-analogowe będą znajdować się na płytce drukowanej 5 x 5 cali połączonej krótkim (kilka cali) kablem taśmowym z płytą FPGA.

Edycja2: Jeśli mogę przeformułować pytanie: Jeśli stać mnie na pokój i koszt buforów zegara, czy są jakieś potencjalne negatywy? Czy byłby to bezpieczny sposób na zrobienie tego?

pcb fpga digital-logic analog clock jeep9911
źródło

Nie jestem zaznajomiony z tymi konkretnymi układami, ale pierwszą rzeczą, którą bym zrobił („projekt obwodu 101”), było sprawdzenie karty danych producenta. Czego może potrzebować zegar i czego wymagają przetworniki cyfrowo-analogowe, na początek ... Po tym, jak dowiedziałem się od tego, co mogę, gdybym nadal miał pytania, mógłbym zadać je na forum internetowym ...

Bezwarunkowo

Ważne pytania, na które należy odpowiedzieć: Czy Twój układ FPGA może dostarczyć ~ 25 mA ze swojego styku wyjściowego? Czy umieścisz przetworniki cyfrowo-analogowe blisko (w odległości kilku cali) od FPGA, czy masz inne powody, które oznaczają, że musisz je umieścić daleko? Czy potrzebujesz wszystkich DAC-ów do jednoczesnej aktualizacji (w odległości 1 ns od siebie), czy jest w porządku, jeśli aktualizują się nieco inaczej?

Photon

@mickeyf, jesteśmy forum internetowym ... Jeep, masz problemy z fluktuacją między wyjściami DAC?

Kortuk

@ Mickeyf, arkusz danych jest w rzeczywistości rzadki w zakresie informacji o obwodach wejściowych zegara. Z tym pytaniem rozpocząłem także wsparcie techniczne.

jeep9911

@ThePhoton, dobre punkty. Myślę, że FPGA może dostarczyć do 24mA. Powinienem też wspomnieć, że przetworniki cyfrowo-analogowe zostaną umieszczone na połowie płytki 5 x 5 cali, ale podłączone do FPGA za pomocą krótkiego (kilka cali) kabla taśmowego. Pożądane jest aktualizowanie przetworników DAC tak szybko, jak to możliwe, ponieważ dotyczy to aplikacji komunikacyjnych. Czy szacunkowe ~ 25mA dla jednego przetwornika cyfrowo-analogowego lub dla wszystkich 7 przetworników cyfrowo-analogowych?

jeep9911

Odpowiedzi:

Nie będzie żadnego problemu (oprócz dodatkowej mocy i kosztów), jeśli użyjesz buforowego fanoutu zegara w tym projekcie, ale wątpię, czy naprawdę go potrzebujesz .

Ponieważ wszystkie przetworniki cyfrowo-analogowe znajdują się w odległości 5 cali od siebie, powinno być w porządku z jednym buforem odbiorczym na końcu kabla taśmowego. Wachlowanie z bufora odbiorczego może być gwiazdą z zakończeniem szeregowym źródła dla każdej linii rozkładającej, jak w odpowiedzi apalopohapy, lub łańcuchem stokrotkowym z rozdzielonym zakończeniem na drugim końcu. Rozdzielone zakończenie byłoby rezystorem do masy i jednym do Vcc, zapewniając Thevenin odpowiednik R0 do VCC / 2. R0 będzie pasować do nominalnej impedancji linii przesyłowej, w zależności od geometrii toru. Używanie impedancji charakterystycznej dla 50 omów jest powszechne, ale oszczędzasz energię, jeśli użyjesz wyższej wartości, takiej jak 75 lub 100 omów.

Mając maksymalnie 5 cali między przetwornikami cyfrowo-analogowymi, mówisz o różnicy do 1 ns w czasie aktualizacji między przetwornikami cyfrowo-analogowymi, z okresu próbkowania 8 ns. Różnica czasu byłaby bardzo powtarzalna w czasie i temperaturze, ponieważ zależy ona tylko od długości ścieżki między chipami.

Uwaga: pamiętaj, że niezależnie od tego, jak buforujesz sygnał zegarowy, będziesz również chciał buforować sygnały danych, aby zarządzać ich opóźnieniem, aby zachować prawidłowe czasy próbkowania i wstrzymania na wejściach DAC.

The Photon
źródło

Dzięki. Trudno jest znaleźć bufor fanoutu typu single-ended. Idealnie chciałbym znaleźć taki, który jest 1: 8, ale jeszcze nie. Prawdopodobnie pójdę z fanoutem gwiazdy z zakończeniem serii. Do moich sygnałów danych używam Rejestru Przesuwnego 74VHC595, więc to zajmuje się buforowaniem, ale prawdopodobnie dodam również szereg 50 omów na wyjściu tego.

jeep9911

Zawsze możesz użyć buforów zegara „zerowego opóźnienia”. Cypress był dobrym źródłem buforów 1: 4 i 1: 8; Wcześniej używałem ich pojedynczych końców 1: 4 dla interfejsów MII 25 MHz.

akohlsmith,

Możesz umieścić rezystor R om (zastąpić R charakterystyczną impedancją twojego śladu) szeregowo dla każdego wentylatora zegarowego, „jak najbliżej” do pinu w FPGA (i nie używaj wewnętrznego rezystora szeregowego, że niektóre oferta fpgas). W ten sposób odbicia z każdego węzła umrą po powrocie do źródła i nie spowodują podwójnych wyzwalaczy na innych wejściach.

apalopohapa
źródło

Martwiłbym się, że DACS miałby impedancję wejściową większą niż 0 omów dla sygnału, który prawdopodobnie ma średnią lub wysoką częstotliwość MHz ze względu na zawartość widmową.

Kortuk

W przypadku źródła TTL / CMOS z routingiem łańcuchowym zakończenie połączenia z ziemią nie jest dobrym pomysłem. Źródło zegara będzie musiało dostarczyć około 50 mA w stanie wysokim. Prawdopodobnie lepiej jest użyć rozdzielonego zakończenia (dzielnika rezystora), dając VCC / 2 odpowiednik Thevenin równy 50 (lub 60 lub 70 w zależności od geometrii śladu).

Photon

Zgoda. Usunąłem alternatywę łączenia łańcuchowego z odpowiedzi.

apalopohapa,

Dobry pomysł. Dzięki. Patrzyłem na schemat płyty ewaluacyjnej dla układu DAC i wygląda na to, że mają rezystor szeregowy i rezystor do uziemienia na wszystkich wejściach cyfrowych i zegarze. Nie myślałem o dodaniu tego, ale to dobry pomysł. <br/> Niestety nie podają wartości, ponieważ wiersze przechodzą do nagłówka na tej płycie. Mogę później zepsuć wartości, ale czy istnieje sposób na obliczenie dobrego przybliżenia? Podane przetworniki cyfrowo-analogowe znajdują się w odległości 5 cali, a kable mają mniej więcej tę samą długość.

jeep9911