Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM

9

Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym również eksperymentować z „rdzeniami IP” w Xilinx ISE.

Na razie korzystam z GUI „ISE Project Explorer” i stworzyłem nowy projekt z rdzeniem ROM. Wygenerowany kod VHDL to:

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
-- synthesis translate_off
LIBRARY XilinxCoreLib;
-- synthesis translate_on
ENTITY SSROM IS
  PORT (
    clka : IN STD_LOGIC;
    addra : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    douta : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
  );
END SSROM;

ARCHITECTURE SSROM_a OF SSROM IS
-- synthesis translate_off
COMPONENT wrapped_SSROM
  PORT (
    clka : IN STD_LOGIC;
    addra : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    douta : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
  );
END COMPONENT;

-- Configuration specification
  FOR ALL : wrapped_SSROM USE ENTITY XilinxCoreLib.blk_mem_gen_v7_2(behavioral)
    GENERIC MAP (
      c_addra_width => 4,
      c_addrb_width => 4,
      c_algorithm => 1,
      c_axi_id_width => 4,
      c_axi_slave_type => 0,
      c_axi_type => 1,
      c_byte_size => 9,
      c_common_clk => 0,
      c_default_data => "0",
      c_disable_warn_bhv_coll => 0,
      c_disable_warn_bhv_range => 0,
      c_enable_32bit_address => 0,
      c_family => "spartan3",
      c_has_axi_id => 0,
      c_has_ena => 0,
      c_has_enb => 0,
      c_has_injecterr => 0,
      c_has_mem_output_regs_a => 0,
      c_has_mem_output_regs_b => 0,
      c_has_mux_output_regs_a => 0,
      c_has_mux_output_regs_b => 0,
      c_has_regcea => 0,
      c_has_regceb => 0,
      c_has_rsta => 0,
      c_has_rstb => 0,
      c_has_softecc_input_regs_a => 0,
      c_has_softecc_output_regs_b => 0,
      c_init_file_name => "SSROM.mif",
      c_inita_val => "0",
      c_initb_val => "0",
      c_interface_type => 0,
      c_load_init_file => 1,
      c_mem_type => 3,
      c_mux_pipeline_stages => 0,
      c_prim_type => 1,
      c_read_depth_a => 16,
      c_read_depth_b => 16,
      c_read_width_a => 7,
      c_read_width_b => 7,
      c_rst_priority_a => "CE",
      c_rst_priority_b => "CE",
      c_rst_type => "SYNC",
      c_rstram_a => 0,
      c_rstram_b => 0,
      c_sim_collision_check => "ALL",
      c_use_byte_wea => 0,
      c_use_byte_web => 0,
      c_use_default_data => 0,
      c_use_ecc => 0,
      c_use_softecc => 0,
      c_wea_width => 1,
      c_web_width => 1,
      c_write_depth_a => 16,
      c_write_depth_b => 16,
      c_write_mode_a => "WRITE_FIRST",
      c_write_mode_b => "WRITE_FIRST",
      c_write_width_a => 7,
      c_write_width_b => 7,
      c_xdevicefamily => "spartan3e"
    );
-- synthesis translate_on
BEGIN
-- synthesis translate_off
U0 : wrapped_SSROM
  PORT MAP (
    clka => clka,
    addra => addra,
    douta => douta
  );
-- synthesis translate_on

END SSROM_a;

Zainicjowano go następującymi treściami:

memory_initialization_radix=2;
memory_initialization_vector=
0000001,
1001111,
0010010,
0000110,
1001100,
0100100,
0100000,
0001111,
0000000,
0000100,
0001000,
1100000,
0110001,
1000010,
0110000,
0111000,

Ma trzy szpilki: clka, addrai douta. Wygenerowałem również stół testowy z GUI, a następnie poddałem go edycji, aby zmienić dane wejściowe po 100 ns:

   uut: SSROM PORT MAP (
          clka => clk,
          addra => addra,
          douta => douta
        );

   -- Clock process definitions
   clka_process :process
   begin
        clk <= '0';
        wait for clk_period/2;
        clk <= '1';
        wait for clk_period/2;
   end process;


   -- Stimulus process
   stim_proc: process
   begin        
      -- hold reset state for 100 ns.
      wait for 100 ns;  

      addra <= "0101";
      wait for 100 ns;

      wait;
   end process;

Ale kiedy uruchamiam symulację, wartość doutasygnału jest zawsze niezdefiniowana:

Wynik symulacji

Co daje?

Kaktus
źródło
Potrzebujemy kodu SSROM, aby ci pomóc.
Brian Carlton,
Który to plik? The .xco?
Cactus,
1
.V lub .vhd. .xco nie jest czytelny dla ludzi.
Brian Carlton,
1
Czy na pewno skompilowałeś bibliotekę dla swojego symulatora? Jeśli dobrze pamiętam, Xilinx udostępnia do tego celu narzędzie cli „xcomp”. Sprawdź, czy Twój ROM nie jest powiązany z wyjściem symulatora, w końcu coregen po prostu dostarcza zestaw parametrów dla biblioteki, a nie rzeczywisty rdzeń, który można symulować ...
BennyBarns
1
Kod, który opublikowałeś, wygląda na to, że powinien działać, chociaż nie mogę go przetestować, ponieważ rzadko używam Xilinx (narzędzia IMO Xilinx są złe, unikam ich). O wiele lepiej i bardziej przenośnie jest wnioskować o ROM, niż używać makra. Wystarczy zdefiniować tablicę wektorów std_logic_vectors, aby była stała. (tj. dwuwymiarowa tablica bitów) Sugeruje ROM do dowolnego przyzwoitego narzędzia do syntezy i symulacji.
Jason Morgan

Odpowiedzi:

1

Powinieneś spojrzeć na sygnały wewnątrz modułu SSROM za pomocą narzędzia do symulacji. Czasami spojrzenie na dane wejściowe w instancji może pomóc w określeniu, gdzie znajduje się problem. Być może sygnał, o którym myślałeś, że nie jest podłączony.

Inną sprawą do zbadania jest plik .mif. Xilinx używa pliku .mif w symulacjach do zainicjowania zawartości pamięci do symulacji. Jeśli przypadkowo przeniesiesz lub usunąłeś plik .mif, zobaczysz podobne wyniki.

użytkownik19460
źródło