Pytania oznaczone «xilinx»

Popularny producent układów FPGA (Field Programmable Gate Arrays) i CPLD (Complex Programmable Logic Devices).

17
Jak wybrać FPGA?

Zablokowana . To pytanie i odpowiedzi są zablokowane, ponieważ pytanie jest nie na temat, ale ma znaczenie historyczne. Obecnie nie akceptuje nowych odpowiedzi ani interakcji. Muszę wykonać cyfrowe przetwarzanie sygnału na 8 liniach analogowych przy 10 kHz. Jest to dość...

kits development fpga xilinx
16
Projekt do nauki VHDL

Jestem studentem EE i mogę pisać [co najmniej proste] programy w większej liczbie języków niż mam palce. Właśnie zacząłem uczyć się VHDL i zastanawiałem się, jaki byłby dobry projekt, aby naprawdę poznać język i odpowiednie narzędzia? Mam problem z wymyśleniem takiego, ponieważ jest to dla mnie...

fpga xilinx vhdl
15
Jak tranzystory BJT działają w stanie nasyconym?

Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż...

transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal
15
Lista przyrostków plików Xilinx (dla ISE)

Poprosiłem Xilinx o taką listę, ale nie mają pełnej listy. Chcę się upewnić, że wszystkie pliki wejściowe są pod kontrolą źródła, a wszystkie pliki wyjściowe nie są. Tak jest w przypadku 13.1-13.2 z ISE i PlanAhead Niektóre informacje, które podają, to lista plików wyjściowych PAR i plików pakietu...

xilinx ise planahead
13
Projekt oprogramowania układowego FPGA: Jak duży jest za duży?

Mam szczególnie dużą transformację przetwarzania sygnału, którą należy przenieść z Matlaba na VHDL. To zdecydowanie wymaga pewnego rodzaju udostępniania zasobów. Trochę obliczeń dało mi następujące informacje: 512 fft 64-punktowych 41210 operacji wielokrotnego dodawania Biorąc pod uwagę, że...

fpga vhdl xilinx
13
Używasz SVN z Xilinx Vivado?

Właśnie powiedziałem, że korzystam z Vivado w nowym projekcie i chciałbym umieścić pliki projektu pod SVN. Vivado wydaje się tworzyć wszystkie pliki projektu pod nazwą projektu (powiedzmy proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc...

fpga xilinx
11
FPGA, pierwsze kroki

To jest kontynuacja mojego pytania na temat FPGA tutaj . W końcu wybrałem Digilent Atlys z układem FPGA Spartan 6, nie mam wcześniejszego doświadczenia z układami FPGA, chociaż wykonałem trochę pracy z mikrokontrolerami. Ostatnie kilka dni spędziłem czytając karty danych FPGA i myślę, że dobrym...

fpga xilinx spartan
11
FPGA: policzyć czy odliczać?

Uczę się korzystać z FPGA (planszy Papilio, która ma xilinx spartan3e, używając vhdl). Muszę podzielić przychodzący puls przez (zakodowany na stałe) numer. Widzę 3 opcje - z grubsza jako pseudokod (na przykładzie 10 zliczeń): Zainicjuj na 0, przy wzroście zbocza narastającego o 1, w porównaniu...

fpga vhdl xilinx papilio
10
Co to jest „pół-zatrzask” w FPGA?

W artykule o FPGA trudnych do napromieniowania natrafiłem na to zdanie: „Innym problemem związanym z urządzeniami Virtex są pół-zatrzaski. Pół-zatrzaski są czasami używane w tych urządzeniach dla stałych wewnętrznych, ponieważ jest to bardziej wydajne niż użycie logiki”. Nigdy nie słyszałem o...

fpga vhdl xilinx radiation
9
Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM

Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym...

fpga vhdl xilinx energy voltage diodes voltage-divider undervoltage hysteresis relay solid-state-relay routing matrix power-engineering ground basic arduino infrared reverse-engineering avr atmega spi usb-device sd arduino arduino voltage transistors transformer output voltage signal datasheet input output microcontroller microcontroller xmega power relay ac control microcontroller atmega c frequency-measurement image-sensor pic c arduino operational-amplifier feedback power current resistors current-measurement maximum-ratings voltage adc arduino counter wireless solar-cell pcb-assembly manufacturing signal distortion