czym jest „histereza wejściowa”?
Patrzę na arkusz danych dla obwodu cyfrowego i określa on, że typowa histereza wejściowa wynosi 100 mV. Co to dokładnie
Patrzę na arkusz danych dla obwodu cyfrowego i określa on, że typowa histereza wejściowa wynosi 100 mV. Co to dokładnie
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym...