Pytania oznaczone «dsp»

DSP to skrót od Digital Signal Processing lub Digital Signal Processor.

15
Jak tranzystory BJT działają w stanie nasyconym?

Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż...

transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal
11
Przykład kodu dla filtrów FIR / IIR w VHDL?

Próbuję zacząć korzystać z DSP na mojej płycie Spartan-3. Zrobiłem płytę AC97 z układem ze starej płyty głównej i do tej pory udało mi się zrobić ADC, pomnożyć próbki dla liczby <1 (zmniejszyć głośność), a następnie DAC. Teraz chciałbym zrobić kilka podstawowych rzeczy DSP, takich jak filtr...

fpga vhdl dsp iir fir
10
Co może zrobić dsPIC, czego nie potrafi skromny mikrokontroler PIC?

Do tej pory nie korzystałem z układu DSP. Wiem tylko, że ich architektura jest taka, że ​​mogą wykonywać obliczenia dość szybko, zwykle w ciągu cyklu zegarowego, mają instrukcje wielokrotnego gromadzenia w zestawie instrukcji i mają DMA, więc procesor nie musi tracić cennego czasu na przenoszenie...

pic dsp
9
Jak wybrać rozdzielczość częstotliwości i rozmiar okna w FFT?

Robię analizę widma sygnału zmieniającego się w czasie ze zmianą częstotliwości od 200 Hz do 10 kHz. Używam FFT do analizy składowej częstotliwości w sygnale. Moje pytania to: Jak zdecydować o rozdzielczości częstotliwości i szerokości okna dla sygnału? Jaki typ funkcji okna jest odpowiedni dla...

dsp fft
9
Wszystkie cyfrowe pętle blokady fazy

Chcę zaimplementować blokadę fazy w układzie FPGA bez użycia zewnętrznych komponentów (innych niż ADC). Dla uproszczenia wystarczające jest zablokowanie prostym impulsem binarnym. Częstotliwość sygnałów wynosi ~ 0,1-1% zegara. Nie mogę korzystać z wbudowanych zegarów PLL, ponieważ zazwyczaj są...

fpga dsp pll