Używanie synchronizatorów 2-ff było standardem dla sygnału przekraczającego granice zegara. Istnieje wiele papierowych / rycin ilustrujących mechanizm, takich jak ten: Wydaje się bclk można tylko próbki impuls ADAT raz (na drugim zboczu narastającym bclk ), co powoduje, że na wyjściu...
Mam projekt kontrolera Serial-ATA działający na prawie każdym urządzeniu z serii Xilinx 7, z wyjątkiem urządzenia Artix-7, które sprawia mi ból głowy ... Czysty projekt (SATA 6.0Gb / s, zegar projektowy 150 MHz) może być zaimplementowany w moim Artix-7 200T. Jeśli dodam rdzenie ILA (wcześniej...
Chciałbym wiedzieć, czy istnieje sposób na zaprogramowanie PIC po raz pierwszy (zapis we Flashu) za pomocą karty FPGA. PIC jest już przylutowany do FPGA i nie mogę go usunąć. Na PIC nie ma bootloadera. Dlatego muszę go zaprogramować w trybie USART / SPI / I2C za pomocą programu ładującego, aby...
Mam łańcuch JTAG łączący 4 układy FPGA Spartan 6, które programuję za pomocą ISE iMPACT. Oprogramowanie może pomyślnie zaprogramować dowolny ścisły podzbiór 4 układów FPGA w dowolnej kolejności. Jednak gdy próbuję zaprogramować wszystkie cztery układy FPGA, styk DONE ostatniego układu FPGA nie...
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym...
tło To jest osobisty projekt; dotyczy podłączania FPGA do N64, wartości bajtów, które odbiera FPGA są następnie przesyłane przez UART do mojego komputera. W rzeczywistości działa całkiem dobrze! Niestety w przypadkowych przypadkach urządzenie ulegnie awarii, a następnie wyzdrowieje. Podczas...
Mam następującą funkcję VHDL, która zwielokrotnia podaną macierz MXN aprzez wektor NX1b : function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for i in 0 to...
To pytanie dotyczy implementacji filtra IIR w układzie FPGA z segmentami DSP, z bardzo szczegółowymi kryteriami. Powiedzmy, że tworzysz filtr bez stuknięć w przód i tylko 1 stuknij w tył, z tym równaniem: y[ n ] = y[ n - 1 ] ⋅ b 1 + x [ n ]y[n]=y[n-1]⋅b1+x[n]y[n] = y[n-1] \cdot b1 + x[n] (patrz...
Chcę zaimplementować blokadę fazy w układzie FPGA bez użycia zewnętrznych komponentów (innych niż ADC). Dla uproszczenia wystarczające jest zablokowanie prostym impulsem binarnym. Częstotliwość sygnałów wynosi ~ 0,1-1% zegara. Nie mogę korzystać z wbudowanych zegarów PLL, ponieważ zazwyczaj są...
Mam aplikację, w której mam mikrokontroler (NXP LPC1343 ), który jest podłączony do FPGA przez 16-bitowy interfejs SPI. Istnieje również karta SD korzystająca z tego samego portu SPI (MISO / MOSI), ale z innym pinem CS / SS (oba są aktywne nisko, zgodnie ze specyfikacją SPI). Jedną z rzeczy, które...
Programuję mikrokontrolery od kilku lat i właśnie odkryłem układy FPGA po zajęciach z projektowania cyfrowego. Po przeprowadzeniu badań dotyczących różnych układów FPGA, płyt programistycznych itp. Nadal waham się przed ich zakupem, ponieważ nie wiedziałbym, jak stworzyć własną wersję końcowego...
Wdrażam ponownie komputer Microbee z 1980 roku na FPGA (patrz tutaj ) i próbuję wymyślić, jak zrobić port kasety. Oto schematy oryginalnego interfejsu kasety Microbee: (źródło: toptensoftware.com ) Znalazłem też ten opis w instrukcji technicznej: Wyjście danych kasety składa się jedynie z...