Pytania oznaczone «digital-logic»

11
Jak debugować czerwone sygnały w ModelSIM?

Muszę zaprojektować maszynę stanową, używając tylko bramek NAND dla części kombinatorycznej i klapek D dla logiki sekwencyjnej. Wszystko powinno działać z zegarem 1 GHz / 53. Teraz, zanim zaatakujesz mnie słowami „nie odrabimy za ciebie pracy domowej”, powiem ci, że złomowałem wszystko po...

11
Co to jest obwód trójstanowy?

Przeczytałem artykuł z Wikipedii Logika trójpaństwowa , ale nie jest wystarczająco jasna. Jakie jest prostsze wytłumaczenie, czym jest obwód trójstanowy? Kiedy i gdzie go używamy? Co CMOS ma wspólnego z obwodami

11
Kiedy muszę użyć układu IC bufora zegara?

Projektuję obwód i płytkę drukowaną do sterowania 7 przetwornikami cyfrowo-analogowymi z układu FPGA. (DAC to AD9762 ) Czy można sterować wejściami zegara na wszystkich 7 przetwornikach cyfrowo-analogowych za pomocą pojedynczego wyjścia zegarowego (z pinu wyjściowego PLL) układu FPGA? Czy to...

10
Używasz przełącznika SPST jako wejścia cyfrowego?

Jestem nowy w elektrotechnice i pracuję nad małym projektem arduino. Chcę, aby przełącznik SPST był używany jako wejście cyfrowe na płycie. Mam jeden z przewodów przełączających podłączony do dodatniego, a drugi podłączony do wejścia cyfrowego. Problem polega na tym, że po wyłączeniu nie mogę być...

10
Dlaczego stan S = 1, R = 1 jest zabroniony w klapkach RS?

Natknąłem się na RS flip flop i próbowałem zaimplementować to na symulatorze i użyć rzeczywistych bramek logicznych. Ale nadal nie jestem pewien, czy poprawnie zrozumiałem niestabilny lub niedozwolony przypadek S = 1, R = 1 w flip-flopie. Czy ktoś może mi powiedzieć, co to dokładnie jest? Nawiasem...

10
Układy scalone 74S vs 74LS UND EE201L

Zaczynam studia EE. Muszę kupić myDAQ i zestaw. Zestaw zawiera wiele logicznych układów scalonych i mam ich większość, ale niektóre z nich to 74S zamiast serii 74LS . Czy dodatkowe pobór mocy przez układy scalone 74S spowoduje problemy z myDAQ? czy muszę ugryźć kulę i kupić części? (na...

10
czas procesu na FPGA

Jestem nowy w fpgas i istnieją pewne subtelności czasowe, których nie jestem pewien, rozumiem: jeśli wszystkie moje procesy synchroniczne są uruchamiane na tym samym zboczu, oznacza to, że moje dane wejściowe są „przechwytywane” na jednym zboczu narastającym, a moja wyjścia zmieniają się na… tej...

10
Brakuje wyjścia Q11 w 4060

Czy jest jakiś powód, dla którego Q11 zostało pominięte w 4060 IC? Przeczytałem, że zostało to zrobione w celu przedłużenia maksymalnego czasu impulsu (najwyższy dzielnik zegara), ale dlaczego zrobiono to w Q11? Dlaczego nie Q12 i dlatego mieć pełny 8-bitowy licznik

10
Dlaczego dodajemy 6 w dodatku BCD?

Czasami, jeśli suma dwóch cyfr wynosi <10, dodawanie BCD jest podobne do dodawania binarnego. Ale czasami, jeśli suma> 9, wynik wymaga korekty. Ta korekta to + (0110). Dlaczego dodajemy 6? Dlaczego nie jakiś inny numer? Przeszukałem internet, ale nie rozumiem. Jeśli potrzebujesz linków...

9
Uzyskaj liczbę ustawionych bitów w logice cyfrowej

W ramach ćwiczenia staram się zaprojektować implementację Gry Życia Conwaya w prostej cyfrowej logice. Mógłbym zrobić wszystko, minimalizując funkcję 9-zmiennych, ale wyobrażam sobie, że nadal będzie dość duża. Jednym z podstawowych elementów algorytmu jest ustalenie, ilu z twoich ośmiu sąsiadów...