Pytania oznaczone «hdl»

15
Jak tranzystory BJT działają w stanie nasyconym?

Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż...

transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal
14
VHDL: Nazewnictwo i interpretacja architektury

Uwaga: używam ISE Xilinx i mam kartę FPGA do pracy (z przełącznikami i światłami itp.), I jak dotąd zhakowałem kilka prostych projektów. Jednocześnie czytam kilka samouczków, aby stworzyć podstawy tego, co robię. Widziałem różne byty i ich architektury wspomniane w materiałach referencyjnych,...

vhdl architecture best-practice
13
Co się stanie, gdy FPGA zostanie „zaprogramowane”?

Z tego, co rozumiem, proces programowania FPGA składa się z dwóch części: Zakoduj opis sprzętu do bitów, które FPGA może zrozumieć (tj. Napisz trochę HDL i skompiluj) Załaduj skompilowany HDL do FPGA. Moje pytanie brzmi: „Co FPGA robi ze skompilowanym HDL?”. W tej chwili myślę o układach FPGA...

fpga hdl
13
Projekt oprogramowania układowego FPGA: Jak duży jest za duży?

Mam szczególnie dużą transformację przetwarzania sygnału, którą należy przenieść z Matlaba na VHDL. To zdecydowanie wymaga pewnego rodzaju udostępniania zasobów. Trochę obliczeń dało mi następujące informacje: 512 fft 64-punktowych 41210 operacji wielokrotnego dodawania Biorąc pod uwagę, że...

fpga vhdl xilinx
12
rekomendacje książek na temat FPGA [zamknięte]

Zamknięte. To pytanie jest nie na temat . Obecnie nie przyjmuje odpowiedzi. Chcesz poprawić to pytanie? Zaktualizuj pytanie, aby było na temat wymiany stosu inżynierii elektrycznej. Zamknięte 2 lata temu . jakie tytuły książek poleciłbyś zacząć na FPGA i...

fpga books vhdl
12
Cheap FPGA dev board [zamknięta]

Zamknięte. To pytanie jest nie na temat . Obecnie nie przyjmuje odpowiedzi. Chcesz poprawić to pytanie? Zaktualizuj pytanie, aby było na temat wymiany stosu inżynierii elektrycznej. Zamknięte 4 lata temu . Chcę zacząć od FPGA, ale nigdy wcześniej nie...

fpga vhdl jtag
11
VHDL: OR-bitowe bity wektora razem

Chcę razem OR bitów wektora. Powiedzmy, że mam wektor o nazwie example(23 downto 0)i chcę OR wszystkie bity do innego wektora, czy jest jakiś sposób na to, który nie wymaga przejścia example(0) or example(1) or

vhdl
11
Czy używasz obecnie VHDL?

Jestem studentem elektrotechniki i uczę się języka opisu sprzętu znanego jako VHDL. Szukałem go w Google, szukając IDE (jestem na komputerze Mac), ale ten język wydaje się dość martwy. Oto moje pytanie: czy w mojej przyszłej pracy jako inżynier elektryk VHDL będzie dla mnie przydatny? Używasz...

vhdl
11
Przykład kodu dla filtrów FIR / IIR w VHDL?

Próbuję zacząć korzystać z DSP na mojej płycie Spartan-3. Zrobiłem płytę AC97 z układem ze starej płyty głównej i do tej pory udało mi się zrobić ADC, pomnożyć próbki dla liczby <1 (zmniejszyć głośność), a następnie DAC. Teraz chciałbym zrobić kilka podstawowych rzeczy DSP, takich jak filtr...

fpga vhdl dsp iir fir
11
Projekty dla początkujących na FPGA?

Zablokowana . To pytanie i odpowiedzi są zablokowane, ponieważ pytanie jest nie na temat, ale ma znaczenie historyczne. Obecnie nie akceptuje nowych odpowiedzi ani interakcji. Mam dwa tygodnie do ukończenia mojego pierwszego kursu college'u z projektowania cyfrowego i...

fpga design vhdl verilog
11
Kiedy lepiej jest używać reprezentacji VECTOR vs. INTEGER?

W wątku komentarza do odpowiedzi na to pytanie: Niepoprawne dane wyjściowe w jednostce VHDL stwierdzono: „Dzięki liczbom całkowitym nie masz kontroli ani dostępu do wewnętrznej reprezentacji logiki w FPGA, podczas gdy SLV pozwala na takie sztuczki, jak efektywne wykorzystanie łańcucha...

fpga vhdl